



ДОНСКОЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
УПРАВЛЕНИЕ ДИСТАНЦИОННОГО ОБУЧЕНИЯ И ПОВЫШЕНИЯ
КВАЛИФИКАЦИИ

Кафедра «Радиоэлектроника»

Учебное пособие
«Микроконтроллеры»
по дисциплинам
**«Цифровые устройства и
микропроцессоры»,**
«Микропроцессорная техника»

Автор
Трофименко В. Н.

Ростов-на-Дону, 2018

Аннотация

Учебное пособие предназначено для студентов направлений 11.03.01 Радиотехника, 24.03.04 Авиастроение очной и заочной форм обучения.

Автор



Доцент кафедры
"Радиоэлектроника"
Трофименко В.Н.





Оглавление

ВВЕДЕНИЕ.....	4
1 МИКРОКОНТРОЛЛЕРЫ	5
1.1 МИКРОПРОЦЕССОРНЫЕ КОМПЛЕКТЫ БИС/СБИС	5
1.2 КЛАССИФИКАЦИЯ И СТРУКТУРА МИКРОКОНТРОЛЛЕРОВ	6
1.3 МОДУЛЬНАЯ ОРГАНИЗАЦИЯ МИКРОКОНТРОЛЛЕРОВ	8
1.4 АРХИТЕКТУРА МИКРОКОНТРОЛЛЕРОВ.....	10
1.5 ПОПУЛЯРНЫЕ СЕМЕЙСТВА 8-РАЗРЯДНЫХ МК	26
1.6 МИКРОКОНТРОЛЛЕРЫ AVR.....	33
2 СРЕДСТВА РАЗРАБОТКИ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ AVR- КОНТРОЛЛЕРОВ	58
2.1 АССЕМБЛЕР	58
2.2 СРЕДА РАЗРАБОТКИ ПРИЛОЖЕНИЙ – AVR STUDIO	61
3 ЛАБОРАТОРНЫЕ РАБОТЫ ПО ИССЛЕДОВАНИЮ МИКРОКОНТРОЛЛЕРОВ.....	74
3.1 ИССЛЕДОВАНИЕ АРИФМЕТИЧЕСКИХ И ЛОГИЧЕСКИХ КОМАНД	74
3.2 ИССЛЕДОВАНИЕ ВЕТВЯЩИХСЯ УЧАСТКОВ ПРОГРАММ.....	81
3.3 ИССЛЕДОВАНИЕ ПОРТОВ ВВОДА-ВЫВОДА.....	88
3.4 ИССЛЕДОВАНИЕ ТАЙМЕРА	97
3.5 ВСТРОЕННЫЙ УНИВЕРСАЛЬНЫЙ АСИНХРОННЫЙ ПРИЕМОПЕРЕДАТЧИК	124
4 ЗАДАНИЕ НА ПРОВЕДЕНИЕ ИССЛЕДОВАНИЙ	136
ЛИТЕРАТУРА	137
ПРИЛОЖЕНИЕ.....	138
БИБЛИОГРАФИЧЕСКИЙ СПИСОК	156

ВВЕДЕНИЕ

Для приема, обработки и формирования сигналов в радиоэлектронных устройствах и системах [1] различного назначения, включая авиационную технику, широкое применение получили цифровые устройства, развитие которых в последние десятилетия выразилось в микропроцессорные устройства. Их распространение обусловлено, с одной стороны, развитием методов цифровой обработки сигналов, а с другой стороны – совершенствованием микроэлектронных технологий.

Микропроцессорная революция оказала влияние на архитектуру систем управления не только благодаря снижению стоимости управляющих компьютеров. Произошел отказ от полностью централизованного управления и переход к модульной архитектуре, появились удаленные микропроцессорные модули, разгрузившие основные системы и обеспечившие повышение эффективности функционирования систем в целом.

Углубленные знания процессов функционирования цифровых микропроцессорных устройств необходимы студентам радиотехнических специальностей для последующего изучения дисциплин специализации и при эксплуатации управляющих систем различного назначения [2].

В настоящем учебно-методическом пособии представлен теоретический материал по архитектуре микроконтроллеров, представлены универсальные 8-разрядные микроконтроллеры AVR широкого спектра применения. Представлены методические материалы для исследования архитектуры микроконтроллеров..

1 МИКРОКОНТРОЛЛЕРЫ

1.1 Микропроцессорные комплекты БИС/СБИС

Микропроцессором (МП) называют построенное на одной или нескольких БИС/СБИС программно-управляемое устройство, осуществляющее процесс обработки информации и управление им.

МП – центральный процессорный элемент **микропроцессорной системы** (МПС или микро-ЭВМ), в которую также входят память и устройства ввода/вывода (внешние устройства).

Решаемая задача определяется реализуемой программой, структура микропроцессорной системы остается неизменной, что и определяет ее универсальность.

Совокупность больших/сверхбольших интегральных схем (БИС/СБИС), пригодных для совместного применения в составе микро-ЭВМ, называют **микропроцессорным комплектом БИС/СБИС** (МПК).

Понятие МПК задает номенклатуру микросхем с точки зрения возможностей их совместного применения (совместимость по архитектуре, электрическим параметрам, конструктивным признакам и др.). В состав МПК могут входить микросхемы различных серий и схмотехнологических типов при условии их совместимости.

1.2 Классификация и структура микроконтроллеров

Основной особенностью современного этапа развития микропроцессорных систем является завершение перехода от систем, выполненных на основе нескольких БИС, к однокристальным микроконтроллерам (МК). Микроконтроллеры – разновидность МПС, ориентированная на реализацию алгоритмов управления техническими устройствами и технологическими процессами. Первые МК выпущены фирмой *Intel* в 1976 г (восьмиразрядный МК 8048).

МК реализуют заранее известные несложные алгоритмы, и для размещения программ им требуются меньшей, чем у микро-ЭВМ широкого назначения, емкости памяти. Набор внешних устройств также существенно сужается, а сами они значительно проще. Это позволяет все модули микро-ЭВМ разместить на одном кристалле.

МК объединяют в одном кристалле все основные элементы МПС: центральный процессор (ЦП), постоянное запоминающее устройство (ПЗУ), оперативное запоминающее устройство (ОЗУ), последовательные и параллельные порты ввода/выводы, таймеры, аналого-цифровые и цифро-аналоговые преобразователи, широтно-импульсные модуляторы и другие узлы вычислительной системы. Поэтому вторым названием МК стало название "однокристальная микро-ЭВМ".

Для большинства приложений упрощенной структуры МК оказывается достаточной. Это и определяет их преобладание в таких областях, как бытовая аппаратура, станкостроение, автомобильная промышленность и т. д.

В настоящее время выпускается целый ряд типов МК. Все эти приборы можно условно разделить на три основных класса [5]:

- 8-разрядные МК для встраиваемых приложений;
- 16- и 32-разрядные МК;
- цифровые сигнальные процессоры (DSP).

Наиболее распространенным представителем семейства МК являются 8-разрядные приборы, широко используемые в промышленности, бытовой и компьютерной технике. Они прошли в своем развитии путь от простейших приборов с относительно слаборазвитой периферией до современных многофункциональных контроллеров, обеспечивающих реализацию сложных алгоритмов управления в реальном масштабе времени. Причиной жизнеспособности 8-разрядных МК является использование их для управления реальными объектами, где применяются, в основном, алгоритмы с преобладанием логических операций, скорость обработки которых практически не зависит от разрядности процессора.

Росту популярности 8-разрядных МК способствует постоянное расширение номенклатуры изделий, выпускаемых такими известными фирмами, как *Motorola*, *Microchip*, *Intel*, *Zilog*, *Atmel* и многими другими.

Современные 8-разрядные МК обладают, как правило, рядом отличительных признаков. Перечислим основные из них:

– **модульная организация**, при которой на базе одного процессорного ядра (центрального процессора) проектируется ряд (линейка) МК, различающихся объемом и типом памяти программ, объемом памяти данных, набором периферийных модулей, частотой синхронизации;

– использование **закрытой архитектуры МК**, которая характеризуется отсутствием линий магистралей адреса и данных на выводах корпуса МК. Таким образом, МК представляет собой законченную систему обработки данных, наращивание возможностей которой с использованием параллельных магистралей адреса и данных не предполагается;

– использование **типовых функциональных периферийных модулей** (таймеры, процессоры событий, контроллеры последовательных интерфейсов, аналого-цифровые преобразователи и др.), имеющих незначительные отличия в алгоритмах работы в МК различных производителей;

– расширение числа режимов работы периферийных модулей, которые задаются в процессе инициализации регистров специальных функций МК.

1.3 Модульная организация микроконтроллеров

При модульном принципе построения все МК одного семейства содержат **процессорное ядро**, одинаковое для всех МК данного семейства, и изменяемый **функциональный блок**, который отличает МК разных моделей. Структура модульного МК приведена на рисунке 1.1 [5].




Рисунок 1.1 – Модульная организация МК

Процессорное ядро включает в себя:

- центральный процессор;
- внутреннюю контроллерную магистраль (ВКМ) в составе шин адреса, данных и управления;
- схему синхронизации МК;
- схему управления режимами работы МК, включая поддержку режимов пониженного энергопотребления, начального запуска (сброса) и т.д.

Схема синхронизации МК обеспечивает формирование сигналов синхронизации, необходимых для выполнения командных циклов центрального процессора, а также обмена информацией по внутренней магистрали. В зависимости от исполнения центрального процессора командный цикл может включать в себя от одного до нескольких (4 – 6) тактов синхронизации. Схема синхронизации формирует также метки времени, необходимые для работы таймеров МК. В состав схемы синхронизации входят делители частоты, которые формируют необходимые последовательности синхросигналов.

Основными характеристиками, определяющими производительность процессорного ядра МК, являются:

- набор регистров для хранения промежуточных данных;
- система команд процессора;
- способы адресации операндов в пространстве памяти;
- организация процессов выборки и исполнения команды.

Изменяемый функциональный блок включает в себя модули памяти различного типа и объема, порты ввода/вывода, модули тактовых генераторов (Г), таймеры. В относительно простых МК модуль обработки прерываний входит в состав процессорного ядра. В более сложных МК он представляет собой отдельный модуль с развитыми возможностями. В состав изменяемого функционального блока могут входить и такие дополнительные модули как компараторы напряжения, аналого-цифровые преобразователи (АЦП) и другие. Каждый модуль проектируется для работы в составе МК с учетом протокола ВКМ. Данный подход позволяет создавать разнообразные по структуре МК в пределах одного семейства.

1.4 Архитектура микроконтроллеров

Под **архитектурой** [5] микроконтроллера (микропроцессора) понимается комплекс его аппаратных и программных средств, предоставляемых пользователю. В это общее понятие входит набор программно-доступных регистров и исполнительных (операционных) устройств, система основных команд и способов адресации, объем и структура адресуемой памяти, виды и способы обработки прерываний. Например, все модификации микро-

контроллеров Classic фирмы Atmel имеют AVR архитектуру которая характеризуется стандартным набором регистров, предоставляемых пользователю, общей системой основных команд и способов организации и адресации памяти, одинаковой реализацией защиты памяти и обслуживания прерываний.

При описании архитектуры и функционирования процессора обычно используется его представление в виде совокупности программно-доступных регистров, образующих **регистровую** или **программную модель**. В этих регистрах содержатся обрабатываемые данные (операнды) и управляющая информация. Соответственно, в регистровую модель входит группа регистров общего назначения, служащих для хранения операндов, и группа служебных регистров, обеспечивающих управление выполнением программы и режимом работы процессора, организацию обращения к памяти (защита памяти, сегментная и страничная организация и др.).

Регистры общего назначения образуют РЗУ - внутреннюю регистровую память процессора. Состав и количество служебных регистров определяется архитектурой микропроцессора. Обычно в их состав входят:

- программный счетчик *PC*;
- регистр состояния *SR* (или *EFLAGS*);
- регистры управления режимом работы процессора *CR* (*Control Register*);
- регистры, реализующие сегментную и страничную организацию памяти;
- регистры, обеспечивающие отладку программ и тестирование процессора.

Кроме того, различные модели микропроцессоров содержат ряд других специализированных регистров.

1.4.1 Принстонская и гарвардская архитектура

С точки зрения организации процессов выборки и исполнения команды в современных 8-разрядных МК применяется одна из двух уже упоминавшихся архитектур МПС: фон-неймановская (принстонская) или гарвардская.

Основной особенностью фон-неймановской архитектуры является использование общей памяти для хранения программ и данных, как показано на рисунке 1.2.



Рисунок 1.2 – Структура МПС с фон-неймановской архитектурой

Основное преимущество архитектуры Фон-Неймана - упрощение устройства МПС, так как реализуется обращение только к одной общей памяти. Кроме того, использование единой области памяти позволяло оперативно перераспределять ресурсы между

областями программ и данных, что существенно повышало гибкость МПС с точки зрения разработчика программного обеспечения. Размещение стека в общей памяти облегчало доступ к его содержимому. Неслучайно поэтому фон-неймановская архитектура стала основной архитектурой универсальных компьютеров, включая персональные компьютеры.

Основной особенностью гарвардской архитектуры является использование отдельных адресных пространств для хранения команд и данных, как показано на рисунке 1.3.



Рисунок 1.3 – Структура МПС с гарвардской архитектурой

Гарвардская архитектура почти не использовалась до конца 70-х годов, пока производители МК не поняли, что она дает определенные преимущества разработчикам автономных систем управления.

Дело в том, что, судя по опыту использования МПС для управления различными объектами, для реализации большинства

алгоритмов управления такие преимущества фон-неймановской архитектуры как гибкость и универсальность не имеют большого значения. Анализ реальных программ управления показал, что необходимый объем памяти данных МК, используемый для хранения промежуточных результатов, как правило, на порядок меньше требуемого объема памяти программ. В этих условиях использование единого адресного пространства приводило к увеличению формата команд за счет увеличения числа разрядов для адресации операндов. Применение отдельной небольшой по объему памяти данных способствовало сокращению длины команд и ускорению поиска информации в памяти данных.

Кроме того, гарвардская архитектура обеспечивает потенциально более высокую скорость выполнения программы по сравнению с фон-неймановской за счет возможности реализации параллельных операций. Выборка следующей команды может происходить одновременно с выполнением предыдущей, и нет необходимости останавливать процессор на время выборки команды. Этот метод реализации операций позволяет обеспечивать выполнение различных команд за одинаковое число тактов, что дает возможность более просто определить время выполнения циклов и критичных участков программы.

Большинство производителей современных 8-разрядных МК используют гарвардскую архитектуру. Однако гарвардская архитектура является недостаточно гибкой для реализации некоторых программных процедур. Поэтому сравнение МК, выполненных по разным архитектурам, следует проводить применительно к конкретному приложению.

1.4.2 *CISC- и RISC-архитектура*

С точки зрения системы команд и способов адресации операндов процессорное ядро современных 8-разрядных МК реализует один из двух принципов построения процессоров:

- процессоры с *CISC*-архитектурой, реализующие так называемую полную систему команд (*Complicated Instruction Set Computer*);
- процессоры с *RISC*-архитектурой, реализующие сокращенную систему команд (*Reduced Instruction Set Computer*).

CISC-процессоры выполняют большой набор команд с развитыми возможностями адресации, давая разработчику возможность выбрать наиболее подходящую команду для выполнения необходимой операции. В применении к 8-разрядным МК процессор с *CISC*-архитектурой может иметь однобайтовый, двухбайтовый и трехбайтовый (редко четырехбайтовый) формат команд. При этом система команд, как правило, неортогональна, то есть не все команды могут использовать любой из способов адресации применительно к любому из регистров процессора. Выборка команды на исполнение осуществляется побайтно в течение нескольких циклов работы МК. Время выполнения команды может составлять от 1 до 12 циклов. К МК с *CISC*-архитектурой относятся МК фирмы *Intel* с ядром *MCS-51*, которые поддерживаются в настоящее время целым рядом производителей, МК семейств *HC05*, *HC08* и *HC11* фирмы *Motorola* и ряд других.

В процессорах с *RISC*-архитектурой набор исполняемых команд сокращен до минимума. Для реализации более сложных операций приходится комбинировать команды. При этом все команды имеют формат фиксированной длины (например, 12, 14

или 16 бит), выборка команды из памяти и ее исполнение осуществляется за один цикл (такт) синхронизации. Система команд *RISC*-процессора предполагает возможность равноправного использования всех регистров процессора. Это обеспечивает дополнительную гибкость при выполнении ряда операций. К МК с *RISC*-процессором относятся МК *AVR* фирмы - AtmeI, МК *PIC16* и *PIC17* фирмы *Microchip* и другие.

1.4.3 Система команд МК

Так же, как и в любой микропроцессорной системе, набор команд процессора МК включает в себя четыре основные группы команд:

- команды пересылки данных;
- арифметические команды;
- логические команды;
- команды переходов.

Для реализации возможности независимого управления разрядами портов (регистров) в большинстве современных МК предусмотрена также группа команд битового управления (булевый или битовый процессор). Наличие команд битового процессора позволяет существенно сократить объем кода управляющих программ и время их выполнения.

В ряде МК выделяют также группу команд управления ресурсами контроллера, используемую для настройки режимов работы портов ввода/вывода, управления таймером и т.п. В большинстве современных МК внутренние ресурсы контроллера отображаются

на память данных, поэтому для целей управления ресурсами используются команды пересылки данных.

Система команд МК по сравнению с системой команд универсального МП имеет, как правило, менее развитые группы арифметических и логических команд, зато более мощные группы команд пересылки данных и управления. Эта особенность связана со сферой применения МК, требующей, прежде всего, контроля окружающей обстановки и формирования.

1.4.4 Память программ и данных МК

В МК используется три основных вида памяти. Память программ представляет собой постоянную память (ПЗУ), предназначенную для хранения программного кода (команд) и констант. Ее содержимое в ходе выполнения программы не изменяется. Память данных предназначена для хранения переменных в процессе выполнения программы и представляет собой ОЗУ. Регистры МК — этот вид памяти включает в себя внутренние регистры процессора и регистры, которые служат для управления периферийными устройствами (регистры специальных функций).

1.4.4.1 Память программ

Основным свойством памяти программ является ее энергонезависимость, то есть возможность хранения программы при отсутствии питания. С точки зрения пользователей МК следует различать следующие типы энергонезависимой памяти программ:

– ПЗУ масочного типа — *mask-ROM*. Содержимое ячеек ПЗУ этого типа заносится при ее изготовлении с помощью масок и не может быть впоследствии заменено или перепрограммировано. Поэтому МК с таким типом памяти программ следует использовать

только после достаточно длительной опытной эксплуатации. Основным недостатком данной памяти является необходимость значительных затрат на создание нового комплекта фотомасок и их внедрение в производство. Обычно такой процесс занимает 2-3 месяца и является экономически выгодным только при выпуске десятков тысяч приборов. ПЗУ масочного типа обеспечивают высокую надежность хранения информации по причине программирования в заводских условиях с последующим контролем результата.

– ПЗУ, программируемые пользователем, с ультрафиолетовым стиранием — *EPROM (Erasable Programmable ROM)*. ПЗУ данного типа программируются электрическими сигналами и стираются с помощью ультрафиолетового облучения. Ячейка памяти EPROM представляет собой МОП-транзистор с «плавающим» затвором, заряд на который переносится с управляющего затвора при подаче соответствующих электрических сигналов. Для стирания содержимого ячейки она облучается ультрафиолетовым светом, который сообщает заряду на плавающем затворе энергию, достаточную для преодоления потенциального барьера и стекания на подложку. Этот процесс может занимать от нескольких секунд до нескольких минут. МК с *EPROM* допускают многократное программирование и выпускаются в керамическом корпусе с кварцевым окошком для доступа ультрафиолетового света. Такой корпус стоит довольно дорого, что значительно увеличивает стоимость МК. Для уменьшения стоимости МК с *EPROM* его заключают в корпус без окошка (версия *EPROM* с однократным программированием).

– ПЗУ, однократно программируемые пользователем, —

OTPROM (One-Time Programmable ROM). Представляют собой версию *EPROM*, выполненную в корпусе без окошка для уменьшения стоимости МК на его основе. Сокращение стоимости при использовании таких корпусов настолько значительно, что в последнее время эти версии *EPROM* часто используют вместо масочных ПЗУ.

– ПЗУ, программируемые пользователем, с электрическим стиранием - *EEPROM (Electrically Erasable Programmable ROM)*. ПЗУ данного типа можно считать новым поколением *EPROM*, в которых стирание ячеек памяти производится также электрическими сигналами за счет использования туннельных механизмов. Применение *EEPROM* позволяет стирать и программировать МК, не снимая его с платы. Таким способом можно производить отладку и модернизацию программного обеспечения. Это дает огромный выигрыш на начальных стадиях разработки микроконтроллерных систем или в процессе их изучения, когда много времени уходит на поиск причин неработоспособности системы и выполнение циклов стирания-программирования памяти программ. По цене *EEPROM* занимают среднее положение между *OTPROM* и *EPROM*. Технология программирования памяти *EEPROM* допускает побайтовое стирание и программирование ячеек. Несмотря на очевидные преимущества *EEPROM*, только в редких моделях МК такая память используется для хранения программ. Связано это с тем, что, во-первых, *EEPROM* имеют ограниченный объем памяти. Во-вторых, почти одновременно с *EEPROM* появились *Flash-ПЗУ*, которые при сходных потребительских характеристиках имеют более низкую стоимость;

– ПЗУ с электрическим стиранием типа *Rash — Flash-ROM*. Функционально *Flash*-память мало отличается от *EEPROM*. Основ-

ное различие состоит в способе стирания записанной информации. В памяти *EEPROM* стирание производится отдельно для каждой ячейки, а во *Flash*-памяти стирать можно только целыми блоками. Если необходимо изменить содержимое одной ячейки *Flash*-памяти, потребуется перепрограммировать весь блок. Упрощение декодирующих схем по сравнению с *EEPROM* привело к тому, что МК с *Flash*-памятью становятся конкурентоспособными по отношению не только к МК с однократно программируемыми ПЗУ, но и с масочными ПЗУ также.

1.4.4.2 Память данных

Память данных МК выполняется, как правило, на основе статического ОЗУ. Термин "статическое" означает, что содержимое ячеек ОЗУ сохраняется при снижении тактовой частоты МК до сколь угодно малых значений (с целью снижения энергопотребления). Большинство МК имеют такой параметр, как «напряжение хранения информации» - $U_{STANDBY}$. При снижении напряжения питания ниже минимально допустимого уровня U_{DDMIN} , но выше уровня $U_{STANDBY}$ работа программы МК выполняться не будет, но информация в ОЗУ сохраняется. При восстановлении напряжения питания можно будет сбросить МК и продолжить выполнение программы без потери данных. Уровень напряжения хранения составляет обычно около 1 В, что позволяет в случае необходимости перевести МК на питание от автономного источника (батареи) и сохранить в этом режиме данные ОЗУ.

Объем памяти данных МК, как правило, невелик и составляет обычно десятки и сотни байт. Это обстоятельство необходимо учитывать при разработке программ для МК. Так, при программи-

ровании МК константы, если возможно, не хранятся как переменные, а заносятся в ПЗУ программ. Максимально используются аппаратные возможности МК, в частности, таймеры. Прикладные программы должны ориентироваться на работу без использования больших массивов данных.

1.4.4.3 Регистры МК

Как и все МПС, МК имеют набор регистров, которые используются как для временного хранения данных (регистры общего назначения или РОН), так и для управления его ресурсами (специальные регистры).

РОН используются для временного хранения операндов и результатов выполнения команд, а также используются при выполнении команд пересылок данных между в качестве источников или приемников двоичных кодов.

В число специальных регистров входят обычно регистры процессора (аккумулятор, регистры состояния, индексные регистры), регистры управления (регистры управления прерываниями, таймером), регистры, обеспечивающие ввод/вывод данных (регистры данных портов, регистры управления параллельным, последовательным или аналоговым вводом/выводом). Обращение к этим регистрам может производиться по-разному.

В МК с *RISC*-процессором все регистры (часто и аккумулятор) располагаются по явно задаваемым адресам. Это обеспечивает более высокую гибкость при работе процессора.

По принципам отображения адресов регистров на общее адресное пространство памяти МК разделяют на МК с общим адресным пространством и МК с отдельным адресным пространством.

В первом типе МК все регистры и память данных располагаются в одном адресном пространстве. Это означает, что память данных совмещена с регистрами. Такой подход называется еще называется "отображением ресурсов МК на память".

Во втором типе МК адресное пространство регистров, как общего назначения, так и специальных отделено от общего пространства памяти. Отдельное пространство ввода/вывода дает некоторое преимущество процессорам с гарвардской архитектурой, обеспечивая возможность считывать команду во время обращения к регистру ввода/вывода.

1.4.4.4 Стек МК

Память для стека или стек (*Stack*) это часть оперативной памяти, предназначенная для временного хранения данных в режиме *LIFO* (*Last In - First Out*). В МК стек используется для организации вызова подпрограмм и обработки прерываний. При этих операциях содержимое программного счетчика и основных регистров (аккумулятор, регистр состояния и другие) сохраняется и затем восстанавливается при возврате к основной программе.




Рисунок 1.4 – Принцип работы стека

Особенность стека по сравнению с другой оперативной памятью – это заданный и неизменяемый способ адресации. При записи любого числа (кода) в стек число записывается по адресу, определяемому как содержимое регистра указателя стека, предварительно уменьшенное (декрементированное) на единицу (или на два, если 16-разрядные слова расположены в памяти по четным адресам). При чтении из стека число читается из адреса, определяемого содержимым указателя стека, после чего это содержимое указателя стека увеличивается (инкрементируется) на единицу (или на два). В результате получается, что число, записанное последним, будет прочитано первым, а число, записанное первым, будет прочитано последним. Такая память называется *LIFO* или памятью магазинного типа (например, в магазине автомата патрон, установленный последним, будет извлечен первым).

Принцип действия стека показан на рисунке 1.4 (адреса ячеек памяти выбраны условно).

Пусть, например, текущее состояние указателя стека 1000008, и в него надо записать два числа (слова). Первое слово будет записано по адресу 1000006 (перед записью указатель стека уменьшится на два). Второе – по адресу 1000004. После записи содержимое указателя стека – 1000004. Если затем прочитать из стека два слова, то первым будет прочитано слово из адреса 1000004, а после чтения указатель стека станет равным 1000006. Вторым будет прочитано слово из адреса 1000006, а указатель стека станет равным 1000008. Все вернулось к исходному состоя-

нию. Первое записанное слово читается вторым, а второе – первым.

Необходимость такой адресации становится очевидной в случае многократно вложенных подпрограмм. Пусть, например, выполняется основная программа, и из нее вызывается подпрограмма 1. Если нам надо сохранить значения данных и внутренних регистров основной программы на время выполнения подпрограммы, мы перед вызовом подпрограммы сохраним их в стеке (запишем в стек), а после ее окончания извлечем (прочитаем) их из стека. Если же из подпрограммы 1 вызывается подпрограмма 2, то ту же самую операцию мы сделаем с данными и содержимым внутренних регистров подпрограммы 1. Понятно, что внутри подпрограммы 2 крайними в стеке (читаемыми в первую очередь) будут данные из подпрограммы 1, а данные из основной программы будут глубже. При этом в случае чтения из стека автоматически будет соблюдаться нужный порядок читаемой информации. То же самое будет и в случае, когда таких уровней вложения подпрограмм гораздо больше. То есть то, что надо хранить подольше, прячется поглубже, а то, что скоро может потребоваться – с краю.

В системе команд любого процессора для обмена информацией со стеком предусмотрены специальные команды записи в стек (*PUSH*) и чтения из стека (*POP*). В стеке можно прятать не только содержимое всех внутренних регистров процессоров, но и содержимое регистра признаков (слово состояния процессора, *PSW*). Это позволяет, например, при возвращении из подпрограммы контролировать результат последней команды, выполненной непосредственно перед вызовом этой подпрограммы.

Можно также хранить в стеке и данные, для того чтобы удобнее было передавать их между программами и подпрограммами. В общем случае, чем больше область памяти, отведенная под стек, тем больше свободы у программиста и тем более сложные программы могут выполняться.

В фон-неймановской архитектуре единая область памяти используется, в том числе, и для реализации стека. При этом снижается производительность устройства, так как одновременный доступ к различным видам памяти невозможен. В частности, при выполнении команды вызова подпрограммы следующая команда выбирается после того, как в стек будет помещено содержимое программного счетчика.

В гарвардской архитектуре стековые операции производятся в специально выделенной для этой цели памяти. Это означает, что при выполнении программы вызова подпрограмм процессор с гарвардской архитектурой производит несколько действий одновременно.

Необходимо помнить, что МК обеих архитектур имеют ограниченную емкость памяти для хранения данных. Если в процессоре имеется отдельный стек и объем записанных в него данных превышает его емкость, то происходит циклическое изменение содержимого указателя стека, и он начинает ссылаться на ранее заполненную ячейку стека. Это означает, что после слишком большого количества вызовов подпрограмм в стеке окажется неправильный адрес возврата. Если МК использует общую область памяти для размещения данных и стека, то существует опасность, что при переполнении стека произойдет запись в область данных

либо будет сделана попытка записи загружаемых в стек данных в область ПЗУ.

1.4.4.5 Внешняя память

Несмотря на существующую тенденцию по переходу к закрытой архитектуре МК, в некоторых случаях возникает необходимость подключения дополнительной внешней памяти (как памяти программ, так и данных).

Если МК содержит специальные аппаратные средства для подключения внешней памяти, то эта операция производится штатным способом (как для МП).

Второй, более универсальный, способ заключается в том, чтобы использовать порты ввода/вывода для подключения внешней памяти и реализовать обращение к памяти программными средствами. Такой способ позволяет задействовать простые устройства ввода/вывода без реализации сложных шинных интерфейсов, однако приводит к снижению быстродействия системы при обращении к внешней памяти.

1.5 ПОПУЛЯРНЫЕ СЕМЕЙСТВА 8-РАЗРЯДНЫХ МК

Число различных модификаций 8-разрядных МК, представленных на мировом рынке, столь велико, что лишь одно их перечисление может занять несколько десятков страниц. Поэтому кратко охарактеризуем лишь те семейства МК, которые получили широкое распространение в России на протяжении последних десяти лет.

1.5.1 МК с ядром MCS-51

Начало мощному клану с ядром *MCS-51* положила фирма *Intel*, выпустив в 1980 г. МК *8051AH* (отечественный аналог - 1816BE51). Для своего времени МК *8051AH*, имевший гарвардскую архитектуру и *CISC*-набор команд, был очень сложным изделием - на кристалле размещалось 128 тыс. транзисторов. Этот микроконтроллер содержал процессорное ядро *MCS-51*, резидентные ПЗУ объемом 4 Кбайта, ОЗУ в 128 байт, 4 порта ввода/вывода, 2 таймера и асинхронный порт. Быстродействие центрального процессора *MCS-51* в МК *8051AH* по нынешним меркам было невелико. Частота внутренней шины составляла 1 МГц. Однако само ядро *MCS-51* оказалось настолько удачным, что на два десятилетия стало стандартом "де-факто" в области 8-разрядных МК.

Фирма *Intel* непрерывно совершенствовала МК с архитектурой *MCS-51*:

- частота внутренней шины в последних моделях возросла до 3 МГц;

- появились модели с объемом памяти программ 8, 16 и 32 Кбайта;

- в составе МК появились новые периферийные модули (АЦП, программируемый счетный массив, сторожевой таймер).

Одновременно ряд других фирм разработали МК, программно совместимые с *MCS-51*, обладающие современными типами памяти программ и данных (*Flash* и *EEPROM*), имеющие расширенный набор периферийных модулей, работающие в расширенном диапазоне напряжения питания. Фирма *Intel* постепенно свернула производство 8-разрядных МК. В результате основными произво-

дителями в мире 51-го семейства оказались фирмы *Philips*, *Infineon*, *Atmel*, *Dallas Semiconductor*, *Temic*. В 1999 г. фирма *Analog Devices* представила совершенно новый МК *Adu812* на основе 51-го ядра. Отличия в технических характеристиках встроенных модулей ЦАП и АЦП этого изделия столь велики, что семейство *AduSxx* было названо семейством интеллектуальных преобразователей или микроконверторами.

1.5.2 МК семейства HC05 фирмы Motorola

Одновременно с первым МК семейства *MCS-51* появился первый МК популярного до настоящего времени семейства *HC05* фирмы *Motorola*. В рамках этого семейства фирма *Motorola* провозгласила и успешно реализует стратегию «заказных» МК.

Процессорное ядро построено на основе CISC-архитектуры. Многие модели этого семейства своим рождением обязаны крупным потребителям, которые заказывали конфигурацию МК под конкретную продукцию. Сейчас семейство *HC05* насчитывает около 180 различных МК, начиная с простейшего *68HC05KJ1* в корпусе *DIP16* и заканчивая 128-выводным бескорпусным *68HC05L10* со встроенным контроллером управления 960 сегментами ЖКИ.

На протяжении всего своего еще не оконченного периода жизни семейство *HC05* является сильным и успешным оппонентом семейству *MCS-51*. Выполненное на основе принстонской архитектуры в противовес *MCS-51* с гарвардской архитектурой, это семейство демонстрирует, во-первых, многообразие возможных технических решений даже для очень несложных задач управления, во-вторых, успех стратегии полного удовлетворения технических требований, пользователя без избыточности в архитектуре

и производительности. Долгое пребывание семейства *HC05* на столь динамичном рынке МК определяется отнюдь не сверхбыстрым развитием (частота внутренней шины для большинства моделей равна 2 МГц) или уникальным набором команд. Причина успеха кроется в очень точной ориентации на различные сектора рынка массового потребления. Широчайшее разнообразие периферийных модулей при неизменном, очень простом ядре *HC05* позволяет разработчику для каждой задачи найти МК практически без избыточных ресурсов архитектуры, что обуславливает низкую стоимость изделия.

В дополнение к дешевым «заказным» МК семейства *HC05* фирма *Motorola* еще в 1980-х гг. предложила семейство универсальных и более производительных МК семейства *HC11*. Это семейство насчитывает около 40 моделей. Процессорное ядро семейства *HC11* отличается от *HC05* возможностью выполнения операций над 16-разрядными операндами, наличием дополнительных методов адресации, повышенной частотой внутренней шины (до 4 МГц). МК семейства *HC11* выгодно отличает наличие трех типов памяти на кристалле: однократно программируемого ПЗУ программ, статического ОЗУ данных и электрически программируемого и электрически стираемого ПЗУ данных.

1.5.3 МК семейства *HC08*

В конце 1990-х годов фирма *Motorola* представила новое 8-разрядное семейство *HC08*, которое должно постепенно заменить МК семейства *HC05* и стать новым «промышленным стандар-

том» 8-разрядных МК фирмы. Отличительные особенности и направления развития семейства *HC08* перечислены ниже:

- Высокопроизводительное 8-разрядное АЛУ. Увеличение производительности достигается повышением частоты обмена внутренней шины до 8,0 МГц, совмещением цикла исполнения и цикла выборки следующей команды, введением специальных команд просмотра таблиц и организации циклов, расширением числа способов адресации операндов. Указанные меры позволили повысить производительность центрального процессора *HC08* в 6 раз по сравнению с процессором семейства *HC05*.

- Программная совместимость «снизу вверх» как на уровне исходного текста, так и на уровне объектных кодов с процессорным ядром семейства *HC05*.

- Переход к *FLASH*-технологии для ПЗУ программ пользователя. Для большинства типов МК проектируется создание двух моделей с возможностью замены «корпус в корпус». Эти МК полностью идентичны по функциональному составу и различаются только технологией занесения информации в ПЗУ программ (*maskROM* или *FLASH*).

- Библиотека периферийных модулей имеет расширенный набор контроллеров последовательного обмена. Кроме стандартных для МК фирмы *Motorola* портов асинхронного (*SCI*) и синхронного (*SPI*) обмена, разработаны контроллеры для работы в промышленных сетях с протоколом *CAN* и для перспективной шины вычислительной техники *USB*.

- Существенно улучшены возможности отладки МК, Встроенный монитор и специальный порт позволяют производить отладку прикладных программ управления непосредственно на

плате конечного изделия без использования дорогостоящих схемных эмуляторов.

- МК с памятью программ типа *FLASH* позволяют реализовать режим программирования в системе, при котором прикладная программа заносится в память МК, который стационарно расположен на плате изделия. Коды программы передаются по последовательному интерфейсу от персонального компьютера.

- Специальные схемотехнические решения повышают надежность работы МК в условиях электромагнитных помех и неблагоприятной внешней среды.

1.5.4 МК фирмы *Microchip*

В конце 1980-х годов фирма *Microchip* выпустила МК *PIC16C5X*, основанные на гарвардской реализации. Эти МК основали ныне широко распространенное семейство *PIC16*. Благодаря высокой производительности, малому потреблению и низкой стоимости это семейство с *RISC*-архитектурой составило серьезную конкуренцию производимым в то время 8-разрядным МК с *CISC*-архитектурой. В основу концепции PIC была положена *RISC*-архитектура с системой простых однословных команд. Система команд базового семейства *PIC16C5x* содержит только 33 команды. Все команды, кроме команд перехода, выполняются за один машинный цикл с перекрытием по времени выборок команд из памяти и их исполнения. Производительность *PIC16C5x* при частоте тактирования в 20 МГц составляет 5 *MIPS*. В настоящее время фирма *Microchip* выпускает пять семейств МК с *RISC*-архитектурой:

- *PIC15C5x* включает недорогие контроллеры с минимальным набором периферии;
- *PIC12Cxxx* включает МК в миниатюрном 8-выводном корпусе со встроенным тактовым генератором; однако «миниатюрность» не мешает некоторым моделям этого семейства иметь встроенный модуль 8-разрядного АЦП;
- *PIC16x/7x/8x/9x* объединяет МК с развитой периферией; в число периферийных модулей входят таймеры-счетчики с опциями захвата/сравнения, широтно-импульсные модуляторы, аналоговые компараторы, АЦП, контроллеры различных последовательных интерфейсов;
- *PIC17C4x/5xx* включает высокопроизводительные МК с расширенной системой команд и обширной периферией; МК этого семейства имеют встроенный аппаратный умножитель 8x8, выполняющий операцию умножения за один машинный цикл;
- *PIC18Cxxx* - новое семейство с оптимизированным под использование Си-компилятора *RISC*-ядром и частотой внутренней шины до 10 МГц.

1.5.5 МК семейства AVR

В1997 г. фирма *Atmel* представила первые МК семейства *AVR*. Семейство *AVR AT90S* объединяет мощный гарвардский *RISC*-процессор с отдельным доступом к памяти программ и данных, 32 регистра общего назначения и развитую систему команд. Последние версии семейства *AVR* имеют в составе АЛУ аппаратный умножитель. Базовый набор команд *AVR* содержит 120 инструкций. Большинство команд выполняется за один машинный цикл, производительность ряда моделей составляет 20 *MIPS*. Перифе-

рия AVR включает параллельные порты, таймеры-счетчики, различные последовательные интерфейсы, АЦП, аналоговые компараторы. МК AVR подразделяются на три серии:

- *tiny AVR* - МК в 8-выводном корпусе низкой стоимости;
- *classic AVR* - основная линия МК с производительностью до 16 MIPS, Flash память программ объемом до 8 Кбайт и статическим ОЗУ данных 128...512 байт;
- *mega AVR* - МК для сложных приложений, требующих большого объема памяти (Flash ПЗУ до 128 Кбайт), ОЗУ до 4 Кбайт, производительностью до 16 MIPS.

Приведенная краткая аннотация семейств 8-разрядных МК является далеко не полной, 8-разрядные МК выпускают также фирмы *ST-Microelectronics* (семейства *ST6*, *ST7* и *ST9*), *National Semiconductor* (семейство *COP8*), *Zilog*, *NEC*, *Mitsubishi*, *Hitachi*, *Toshiba*, *Scenix* и др. Продукция этих фирм постепенно появляется на российском рынке, но пока не получила широкого распространения.

1.6 Микроконтроллеры AVR

Фирма *ATMEL* выпускает несколько серий 8-разрядных высокопроизводительных RISC микроконтроллеров общего назначения, объединенных общей маркой AVR [6].

Окончательный выбор разработчиком той или иной микропроцессорной платформы для реализации своей задачи зависит, естественно, от большого числа разнообразных факторов, включая экономические. Но обычно первостепенным условием остается получение максимально выгодного соотношения "цена-

производительность–энергопотребление", определяемого сложностью решаемой задачи. Видимо, это обстоятельство и послужило толчком к разработке в середине 1990-х нового 8-разрядного микроконтроллера.

На настоящий момент соотношение "цена – производительность – энергопотребление" для AVR является одним из лучших на мировом рынке 8-разрядных микроконтроллеров. Объемы продаж AVR в мире удваиваются ежегодно. В геометрической прогрессии растет число сторонних фирм, разрабатывающих и выпускающих разнообразные программные и аппаратные средства поддержки разработок для них. Можно считать, что AVR постепенно становится еще одним индустриальным стандартом среди 8-разрядных микроконтроллеров общего назначения.

Серийное производство AVR началось в 1996 году, а в настоящее время в серийном производстве у Atmel находятся два семейства AVR – "*tiny*" и "*mega*". Семейство "*classic*", являющееся средним между наименее развитым семейством "*tiny*" и наиболее развитым семейством "*mega*" в настоящее время уже не выпускается. Многие российские специалисты и разработчики по достоинству оценили высокую скорость работы и мощную систему команд AVR, наличие двух типов энергонезависимой памяти на одном кристалле и активно развивающуюся периферию.

Области применения AVR многогранны. Для семейства "*tiny*" - это интеллектуальные автомобильные датчики различного назначения, игрушки, игровые приставки, материнские платы персональных компьютеров, контроллеры защиты доступа в мобильных телефонах, зарядные устройства, детекторы дыма и пламени, бытовая техника, разнообразные инфракрасные пульты дистанци-

онного управления. Для семейства "*classic*" - это модемы различных типов, современные зарядные устройства, изделия класса *Smart Cards* и устройства чтения для них, спутниковые навигационные системы для определения местоположения автомобилей на трассе, сложная бытовая техника, пульты дистанционного управления, сетевые карты, материнские платы компьютеров, сотовые телефоны нового поколения а также различные и разнообразные промышленные системы контроля и управления. Для "*mega*" AVR - это аналоговые (*NMT, ETACS, AMPS*) и цифровые (*GSM, CDMA*) мобильные телефоны, принтеры и ключевые контроллеры для них, контроллеры аппаратов факсимильной связи и ксероксов, контроллеры современных дисковых накопителей, *CD-ROM* и т.д.

В линии AVR микроконтроллеров общего назначения постоянно появляются новые кристаллы, обновляются версии уже существующих микросхем, совершенствуется и расширяется программное обеспечение поддержки. Так, первое официальное издание – каталог *Atmel*, посвященный AVR - датирован маем 1997 года. В него были включены всего четыре первых AVR - микроконтроллера семейства *AT90S "classic"*. Второе, существенно расширенное издание каталога вышло в августе 2004 года, и в него уже были включены три семейства AVR - "*tiny*", "*classic*" и "*mega*". Технические данные постоянно обновляются в электронном виде (*Data Sheet*), которые *Atmel Corp.* размещает на своей информационной странице в Интернете [7].

1.6.1 Память микроконтроллеров AVR

Все AVR имеют *Flash*-память программ, которая может быть загружена как с помощью обычного программатора, так и с помощью *SPI*-интерфейса, в том числе непосредственно на целевой плате. Число циклов перезаписи - не менее 1000. Версии кристаллов семейства "*mega*" выпуска 2001-2002 года имеют возможность самопрограммирования. Это означает, что микроконтроллер способен самостоятельно, без какого-либо внешнего программатора, изменять содержимое ячеек памяти программ. То есть, новые AVR, как реакция на некоторые события, могут менять алгоритмы своего функционирования и программы, заложенные в них, и далее работать уже по измененному алгоритму или новой программе.

Все AVR имеют также блок энергонезависимой электрически стираемой памяти данных *EEPROM*. Этот тип памяти, доступный программе микроконтроллера непосредственно в ходе ее выполнения, удобен для хранения промежуточных данных, различных констант, таблиц перекодировок, калибровочных коэффициентов и т.п. *EEPROM* также может быть загружена извне как через *SPI* интерфейс, так и с помощью обычного программатора. Число циклов перезаписи – не менее 100000. Два программируемых бита секретности позволяют защитить память программ и энергонезависимую память данных *EEPROM* от несанкционированного считывания. Внутренняя оперативная память *SRAM* имеется у всех AVR семейств "*classic*" и "*mega*". Для некоторых микроконтроллеров возможна организация подключения внешней памяти данных объемом до 64К.

1.6.2 Рабочая частота и циклы команд микроконтроллеров AVR

Внутренний тактовый генератор AVR может запускаться от нескольких источников опорной частоты (внешний генератор, внешний кварцевый резонатор, внутренняя или внешняя RC-цепочка). Поскольку AVR-микроконтроллеры полностью статические, минимальная допустимая частота ничем не ограничена (вплоть до пошагового режима). Максимальная рабочая частота определяется конкретным типом микроконтроллера и составляет 4, 8, 14, 16 МГц у разных образцов. Верхние границы частотного диапазона гарантируют устойчивую работу микроконтроллеров при работе во всем температурном диапазоне.

Например, у микроконтроллеров семейства MCS51 короткая команда выполняется за 12 тактов генератора (1 машинный цикл), в течение которого процессор последовательно считывает код операции и исполняет ее. В PIC-контроллерах фирмы *Microchip*, где уже реализован конвейер, короткая команда выполняется в течение 8 периодов тактовой частоты (2 машинных цикла). За это время последовательно дешифрируется и считывается код операции, исполняется команда, фиксируется результат и одновременно считывается код следующей операции (одноуровневый конвейер). Поэтому в общем потоке команд одна короткая команда реализуется за 4 периода тактовой частоты или за один машинный цикл. В микроконтроллерах AVR тоже используется одноуровневый конвейер при обращении к памяти программ и короткая команда в общем потоке выполняется, как и в PIC-контроллерах, за один машинный цикл. Главное же отличие состоит в том, что этот цикл у AVR составляет всего один период

тактовой частоты. Для сравнения, на рисунке 1.5 приведены временные диаграммы при выполнении типовой команды для различных микроконтроллерных платформ.




Рисунок 1.5 – Сравнительная характеристика некоторых микропроцессорных платформ

1.6.3 Таймеры микроконтроллеров AVR

Сторожевой (*WATCHDOG*) таймер предназначен для защиты микроконтроллера от сбоев в процессе работы. Он имеет свой собственный *RC*-генератор, работающий на частоте 1 МГц. Эта частота является приближенной и зависит, прежде всего, от величины напряжения питания микроконтроллера и от температуры. *WATCHDOG*-таймер снабжен собственным предделителем входной частоты с программируемым коэффициентом деления, что позволяет подстраивать временной интервал переполнения таймера и сброса микроконтроллера. *WATCHDOG*-таймер может быть отключен программным образом во время работы микроконтроллера как в активном режиме, так и в любом из режимов

пониженного энергопотребления. В последнем случае это приводит к значительному снижению потребляемого тока.

Микроконтроллеры AVR имеют в своем составе от 1 до 4 таймеров/счетчиков общего назначения с разрядностью 8 или 16 бит, которые могут работать и как таймеры от внутреннего источника опорной частоты, и как счетчики внешних событий с внешним тактированием.

Общие черты всех таймеров/счетчиков следующие.

- наличие программируемого предделителя входной частоты с различными градациями деления. Отличительной чертой является возможность работы таймеров/счетчиков на основной тактовой частоте микроконтроллера без предварительного ее понижения, что существенно повышает точность генерации временных интервалов системы;

- независимое функционирование от режима работы процессорного ядра микроконтроллера (т.е. они могут быть как считаны, так и загружены новым значением в любое время);

- возможность работы или от внутреннего источника опорной частоты, или в качестве счетчика событий. Верхний частотный порог определен в этом случае как половина основной тактовой частоты микроконтроллера. Выбор перепада внешнего источника (фронт или срез) программируется пользователем;

- наличие различных векторов прерываний для нескольких различных событий (переполнение, захват, сравнение).

1.6.4 Порты ввода-вывода

Порты ввода/вывода AVR имеют число независимых линий "Вход/Выход" от 3 до 53. Каждый разряд порта может быть запрограммирован на ввод или на вывод информации. Выходные драйверы обеспечивают токовую нагрузочную способность 20 мА на линию порта (втекающий ток) при максимальном значении 40 мА, что позволяет, например, непосредственно подключать к микроконтроллеру светодиоды и биполярные транзисторы. Общая токовая нагрузка на все линии одного порта не должна превышать 80 мА (все значения приведены для напряжения питания 5 В).

Интересная архитектурная особенность построения портов ввода/вывода у AVR заключается в том, что для каждого физического вывода существует 3 бита контроля/управления, а не 2, как у распространенных 8-разрядных микроконтроллеров (Intel, Microchip, Motorola и т.д.).

1.6.5 Ввод аналоговых данных

Аналоговый компаратор входит в состав большинства микроконтроллеров AVR. Типовое напряжение смещения равно 10 мВ, время задержки распространения составляет 500 нс и зависит от напряжения питания микроконтроллера. Так, например, при напряжении питания 2,7 Вольт оно равно 750 нс. Аналоговый компаратор имеет свой собственный вектор прерывания в общей системе прерываний микроконтроллера. При этом тип перепада, вызывающий запрос на прерывание при срабатывании компаратора, может быть запрограммирован пользователем как фронт, срез или переключение. Логический выход компаратора может

быть программным образом подключен ко входу одного из 16-разрядных таймеров/счетчиков, работающего в режиме захвата. Это дает возможность измерять длительность аналоговых сигналов а также максимально просто реализовывать АЦП двухтактного интегрирования.

Аналого-цифровой преобразователь построен по классической схеме последовательных приближений с устройством выборки/хранения (УВХ). Каждый из аналоговых входов может быть соединен со входом УВХ через аналоговый мультиплексор. Устройство выборки/хранения имеет свой собственный усилитель, гарантирующий, что измеряемый аналоговый сигнал будет стабильным в течение всего времени преобразования. Разрядность АЦП составляет 10 бит при нормируемой погрешности ± 2 младших значащих разряда (МЗР). АЦП может работать в двух режимах - однократное преобразование по любому выбранному каналу и последовательный циклический опрос всех каналов. Время преобразования выбирается программно с помощью установки коэффициента деления частоты специального предделителя, входящего в состав блока АЦП. Оно составляет 70...280 мкс для ATmega103 и 65...260 мкс для всех остальных микроконтроллеров, имеющих в своем составе АЦП. Важной особенностью аналого-цифрового преобразователя является функция подавления шума при преобразовании. Пользователь имеет возможность, выполнив короткий ряд программных операций, запустить АЦП в то время, когда центральный процессор находится в одном из режимов пониженного энергопотребления. При этом на точность преобразования не будут оказывать влияние помехи, возникающие при работе процессорного ядра.

1.6.6 Пониженное энергопотребление

AVR - микроконтроллеры могут быть переведены программным путем в один из шести режимов пониженного энергопотребления. Для разных семейств *AVR* и разных микроконтроллеров в пределах каждого семейства изменяются количество и сочетание доступных режимов пониженного энергопотребления.

Режим холостого хода (*IDLE*), в котором прекращает работу только процессор и фиксируется содержимое памяти данных, а внутренний генератор синхросигналов, таймеры, система прерываний и *WATCHDOG*-таймер продолжают функционировать.

Режим микропотребления (*Power Down*), в котором сохраняется содержимое регистрового файла, но останавливается внутренний генератор синхросигналов. Выход из *Power Down* возможен либо по общему сбросу микроконтроллера, либо по сигналу (уровень) от внешнего источника прерывания. При включенном *WATCHDOG*-таймере ток потребления в этом режиме составляет около 60...80 мкА, а при выключенном - менее 1 мкА для всех типов *AVR*. Вышеприведенные значения справедливы для величины питающего напряжения 5 В.

Режим сохранения энергии (*Power Save*), который реализован только у тех *AVR*, которые имеют в своем составе систему реального времени. В основном, режим *Power Save* идентичен *Power Down*, но здесь допускается независимая работа дополнительного таймера/счетчика *RTC*. Выход из режима *Power Save* возможен по прерыванию, вызванному или переполнением таймера/счетчика *RTC*, или срабатыванием блока сравнения этого счетчика. Ток

потребления в этом режиме составляет 6...10 мкА при напряжении питания 5 В на частоте 32,768 кГц.

Режим подавления шума при работе аналого-цифрового преобразователя (*ADC Noise Reduction*). Как уже отмечалось, в этом режиме останавливается процессорное ядро, но разрешена работа АЦП, двухпроводного интерфейса *I²C* и сторожевого таймера.

Основной режим ожидания (*Standby*). Идентичен режиму *Power Down*, но здесь работа тактового генератора не прекращается. Это гарантирует быстрый выход микроконтроллера из режима ожидания всего за 6 тактов генератора.

Дополнительный режим ожидания (*Extended Standby*). Идентичен режиму *Power Save*, но здесь работа тактового генератора тоже не прекращается. Это гарантирует быстрый выход микроконтроллера из режима ожидания всего за 6 тактов генератора.

1.6.7 Питающее напряжение

AVR функционируют в широком диапазоне питающих напряжений от 1,8 до 6,0 Вольт. Энергопотребление в активном режиме зависит от величины напряжения питания, от частоты, на которой работает *AVR* и от конкретного типа микроконтроллера. Подробные спецификации обычно приводятся в оригинальной технической документации *Atmel Corp*. Температурные диапазоны работы микроконтроллеров *AVR* - коммерческий (0С...70С), промышленный (-40С...+85С), в автомобильный (-40С...+125С) и военный (-55С...+125С).

1.6.8 Программная модель

С точки зрения программиста AVR представляет собой 8-разрядный RISC микроконтроллер, имеющий быстрый Гарвардский процессор, память программ, память данных, порты ввода/вывода и различные интерфейсные схемы. Структурная схема микроконтроллера приведена на рисунке 1.11. Гарвардская архитектура AVR реализует полное логическое и физическое разделение не только адресных пространств, но и информационных шин для обращения к памяти программ и к памяти данных, причем способы адресации и доступа к этим массивам памяти также различны. Подобное построение уже ближе к структуре цифровых сигнальных процессоров и обеспечивает существенное повышение производительности. Центральный процессор работает одновременно как с памятью программ, так и с памятью данных; разрядность шины памяти программ расширена до 16 бит. Следующим шагом на пути увеличения быстродействия AVR является использование технологии конвейеризации, вследствие чего цикл "выборка – исполнение" команды заметно сокращен.

Следующая отличительная черта архитектуры микроконтроллеров AVR - регистровый файл быстрого доступа. Каждый из 32-х регистров общего назначения длиной 1 байт непосредственно связан с арифметико-логическим устройством (ALU) процессора. Другими словами, в AVR существует 32 регистра – аккумулятора (сравните, например, с MCS51). Это обстоятельство позволяет в сочетании с конвейерной обработкой выполнять одну операцию в ALU за один машинный цикл. Так, два операнда извлекаются из регистрового файла, выполняется команда и ре-

зультат записывается обратно в регистровый файл в течение только одного машинного цикла.

Шесть из 32-х регистров файла (с 26-го по 31-й) могут использоваться как три 16-разрядных указателя адреса при косвенной адресации данных (рисунок 1.6).

7	0	7	0	Адрес
	RO		RO	\$00
	R1		R1	\$01
	R2		R2	\$02
	⋮		⋮	
	R13		R13	\$0D
	R14		R14	\$0E
	R15		R15	\$0F
	R16		R16	\$10
	R17		R17	\$11
	⋮		⋮	
	R26		R26	\$1A регистр X, мл байт
	R27		R27	\$1B регистр X, ст. байт
	R28		R28	\$1C регистр Y, мл байт
	R29		R29	\$1D регистр Y, ст. байт
	R30 (регистр Z)		R30	\$1E регистр Z, мл байт
	R31		R31	\$1F регистр Z, ст.байт

AT90S1200

Ост. модели

Рисунок 1.6 – Структура регистрового файла

Один из этих указателей (*Z Pointer*) применяется также для доступа к данным, записанным в памяти программ микроконтроллера. Использование трех 16-битных указателей (*X*, *Y* и *Z Pointers*) существенно повышает скорость пересылки данных при работе прикладной программы.

Регистровый файл занимает младшие 32 байта в общем адресном пространстве *SRAM AVR*. Такое архитектурное решение позволяет получать доступ к быстрой "регистровой" оперативной памяти микроконтроллера двумя путями - непосредственной адресацией в коде команды к любой ячейке и другими способами адресации ячеек *SRAM*.

В технической документации фирмы *Atmel* это полезное свойство носит название "быстрое контекстное переключение" и является еще одной отличительной особенностью архитектуры *AVR*, повышающей эффективность работы микроконтроллера и его производительность.

Особенно заметно данное преимущество при реализации процедур целочисленной 16-битной арифметики, когда исключаются многократные пересылки между различными ячейками памяти данных при обработке арифметических операндов в *ALU*.

Еще одной особенностью микроконтроллеров семейства "mega" является наличие *аппаратного модуля умножения* и, соответственно, наличие команды умножения беззнакового и команды умножения со знаком.

1.6.8.1 Регистры общего назначения

Все регистры общего назначения объединены в файл, структура которого показана на рисунке 1.6.

Для *AT90S1200* определены только два регистра-указателя: *R30 — ZL* и *R31 — ZH*.

Как уже было сказано, в микроконтроллерах *AVR* все 32 РОН непосредственно доступны АЛУ в отличие от микроконтроллеров других фирм, в которых имеется только один такой регистр – ра-

бочий регистр *W* (аккумулятор). Благодаря этому любой РОН может использоваться во всех командах и как операнд-источник и как операнд-приемник. Исключение составляют лишь пять арифметических и логических команд, выполняющих действия между константой и регистром (*SBCI, SUBI, CPI, ANDI, ORI*), а также команда загрузки константы в регистр (*LDI*). Эти команды могут обращаться только ко второй половине регистров (*R16...R31*). Ряд регистров общего назначения используется в качестве указателей при косвенной адресации памяти данных. В модели *AT90S1200* таким регистром является регистр *R30* (регистр *Z*).

Таблица 1.1 – Дополнительные символические имена индексных регистров

Регистр	Символическое имя
<i>R26</i>	<i>XL</i>
<i>R27</i>	<i>XH</i>
<i>R28</i>	<i>YL</i>
<i>R29</i>	<i>YH</i>
<i>R30</i>	<i>ZL</i>
<i>R31</i>	<i>ZH</i>

Поскольку объем адресуемой памяти данных этой модели составляет всего 96 байт, для хранения адреса достаточно одного 8-разрядного регистра. Во всех других моделях для косвенной адресации используются три 16-разрядных регистра (регистры *X*, *Y* и *Z*), каждый из которых получается объединением двух РОН (рисунок 1.7).

Как показано на рисунке 1.6, каждый регистр файла имеет свой собственный адрес в пространстве памяти данных (кроме

AT90S1200). Поэтому к ним можно обращаться как к памяти, несмотря на то, что физически эти регистры не являются ячейками ОЗУ.

	15		7
	8		0
Регистр X	7		
	0	7	0
	R27(\$1B)	R26(\$1A)	
	15		0
Регистр Y	7		
	0	7	0
	R29(\$1D)	R28(\$1C)	
	15		0
Регистр Z	7		
	0	7	0
	R31(\$1F)	R30(\$1E)	

Рисунок 1.7 – Регистры-указатели X, Y и Z

1.6.8.2 Регистры ввода/вывода

Регистры ввода/вывода располагаются в так называемом пространстве ввода/вывода размером 64 байта. Все PVB можно разделить на две группы: служебные регистры микроконтроллера и регистры, относящиеся к периферийным устройствам (в т.ч. порты ввода/вывода). Размер каждого регистра – 8 разрядов.

Распределение адресов пространства ввода/вывода зависит от конкретной модели микроконтроллера, т.к. разные модели имеют различный состав периферийных устройств и, соответственно, разное количество регистров. Размещение PVB в адрес-

ном пространстве ввода/вывода для всех моделей семейства приведено в таблицах П.1-П.4.

Общее замечание к таблицам: если адрес в таблице не указан, это означает, что для данной модели он зарезервирован, и запись по этому адресу запрещена (крайне не рекомендуется).

К любому регистру ввода/вывода можно обратиться с помощью команд *IN* и *OUT*, выполняющих пересылку данных между одним из 32 РОН и пространством ввода/вывода. Кроме того, имеются 4 команды поразрядного доступа, использующие в качестве операндов регистры ввода/вывода: команды установки/сброса отдельного разряда (*SBI* и *CBI*) и команды проверки состояния отдельного разряда (*SBIS* и *SBIC*). Обратите внимание, что эти команды могут обращаться только к 1-й половине регистров ввода/вывода (адреса $\$00...\$1F$).

Так же, как и к РОН, к регистрам ввода/вывода можно обращаться двумя способами: как собственно к регистрам (с помощью команд *IN* и *OUT*) и как к ячейкам ОЗУ (кроме *AT90S1200*). В первом случае используются адреса PBB, принадлежащие пространству ввода/вывода ($\$00...\$3F$). Во втором случае адрес PBB необходимо увеличить на $\$20$ (в таблицах при указании адресов PBB в скобках указываются соответствующие им адреса ячеек ОЗУ).

Все служебные регистры перечислены в таблице 1.2, знак "+" в таблице означает, что тот или иной регистр присутствует в данной модели микроконтроллера. Обратите внимание, что адреса служебных регистров не меняются от модели к модели (т.е. регистр SREG всегда расположен по адресу $\$3F$ ($\$5F$), GIMSK — по адресу $\$3B$ ($\$5B$) и т.д.).

Таблица 1.2 – Служебные регистры микроконтроллеров семейства Classic

Название регистра	Адрес	AT90S1200	AT90S2313	AT90S/LS2323	AT90S/LS2343	AT90S/LS2333	AT90S/LS4433	AT90S/LS4434	AT90S/LS8535	AT90S4414	AT90S8515	AT90C8534
SREG	\$3F (\$5F)	+	+	+	+	+	+	+	+	+	+	+
SPH	\$3E (\$5E)							+	+	+	+	+
SPL	\$3D (\$5D)		+	+	+	+	+	+	+	+	+	+
GIMSK	\$3B (\$5B)	+	+	+	+	+	+	+	+	+	+	+
GIFR	\$3A (\$5A)		+	+	+	+	+	+	+	+	+	+
TIMSK	\$39 (\$59)	+	+	+	+	+	+	+	+	+	+	+
TIFR	\$38 (\$58)	+	+	+	+	+	+	+	+	+	+	+
MCUCR	\$35 (\$55)	+	+	+	+	+	+	+	+	+	+	+
MCUSR	\$34 (\$54)			+	+			+	+			

1.6.8.3 Регистр состояния SREG

Регистр состояния располагается по адресу \$3F (\$5F). Этот регистр представляет собой набор флагов, показывающих текущее состояние микроконтроллера. Эти флаги автоматически устанавливаются в "1" или в "0" при наступлении определенных событий (в соответствии с результатом выполнения команд). Все разряды этого регистра доступны как для чтения, так и для записи в любой момент времени. После сброса микроконтроллера все разряды регистра сбрасываются в "0". Содержимое этого регистра показано на рисунке 1.8, а его описание приведено в таблице 1.3.

	7	6	5	4	3	2	1	0
	I	T	H	S	V	N	Z	C
Чте-	<i>R/W</i>							
ние(R)/Запись(W)	0	0	0	0	0	0	0	0
Начальное значение								

Рисунок 1.8 – Регистр состояния SREG

1.6.8.4 SP (указатель стека)

В моделях, имеющих объем ОЗУ до 128 байт (адресное пространство ОЗУ – $\$000... \$0DF$), указатель стека реализован на одном регистре *SPL*, расположенном по адресу $\$3D$ ($\$5D$). В остальных моделях указатель стека реализован на паре регистров *SPH:SPL*, расположенных по адресам $\$3E$ ($\$5E$) и $\$3D$ ($\$5D$) соответственно. Причем для всех моделей, кроме *AT9084414* и *AT90S8515*, в регистре *SPH* (старший байт указателя стека) используются только 1 (объем ОЗУ – 256 байт) или 2 (объем ОЗУ – 512 байт) младших разряда, остальные разряды доступны только для чтения и содержат "0". В моделях *AT90S4414* и *AT90S8515* оба регистра *SPH:SPL* используются полностью, т.к. максимальный объем памяти в этих моделях равен 64 Кбайт. Все используемые разряды регистров доступны как для чтения, так и для записи в любой момент времени. После сброса микроконтроллера содержимое регистров равно 0, поэтому в самом начале программы указатель стека необходимо проинициализировать каким-либо значением (как правило, это наибольший для конкретного микроконтроллера адрес памяти данных).

Таблица 1.3 – Регистр состояния SREG

Разряд	Название	Описание
7	<i>I</i>	Общее разрешение прерываний. Для разрешения прерываний этот флаг должен быть установлен в "1". Разрешение/запрещение отдельных прерываний производится установкой или сбросом соответствующих разрядов регистров масок прерываний. Если флаг сброшен (0), то прерывания запрещены независимо от состояния этих регистров. Флаг сбрасывается аппаратно после входа в прерывание и восстанавливается командой <i>RETI</i> для разрешения обработки следующих прерываний
6	<i>T</i>	Хранение копируемого бита. Этот разряд регистра используется в качестве источника или приемника командами копирования битов <i>BLD (Bit Load)</i> и <i>BST (Bit Store)</i> . Заданный разряд любого РОН может быть скопирован в этот разряд командой <i>BST</i> или установлен в соответствии с содержимым данного разряда командой <i>BLD</i>
5	<i>H</i>	Флаг половинного переноса. Этот флаг устанавливается в "1", если имел место перенос из младшей половины байта (из 3-го разряда в 4-й) или заем из старшей половины байта при выполнении некоторых арифметических операций
4	<i>S</i>	Флаг знака. Этот флаг равен результату операции "Исключающее ИЛИ" (<i>XOR</i>) между флагами <i>N</i> (отрицательный результат) и <i>V</i> (переполнение числа в дополнительном коде) Соответственно этот флаг устанавливается в "1", если результат выполнения арифметической операции меньше нуля
3	<i>V</i>	Флаг переполнения дополнительного кода. Этот флаг устанавливается в "1" при переполнении разрядной сетки знакового результата. Используется при работе со знаковыми числами (представленными в дополнительном коде). Более подробно см. описание системы команд
2	<i>N</i>	Флаг отрицательного значения. Этот флаг устанавливается в "1", если старший разряд (7-й) результата операции равен "1". В противном случае флаг равен "0"
1	<i>Z</i>	Флаг нуля. Этот флаг устанавливается в "1", если результат выполнения операции равен нулю
0	<i>C</i>	Флаг переноса. Этот флаг устанавливается в "1", если в результате выполнения операции произошел выход за границы байта

1.1.1.1 Регистры управления прерываниями

Четыре регистра предназначены для управления внешними прерываниями (регистры *GIMSK* и *GIFR*) и прерываниями от таймеров (регистры *TIMSK* и *TIFR*). Регистры масок *GIMSK* (общий регистр маски прерываний) и *TIMSK* (регистр маски прерываний от таймеров) используются при разрешения/запрещения отдельных прерываний, а регистры флагов *GIFR* (общий регистр флагов прерываний) и *TIFR* (регистр флагов прерываний от таймеров) содержат флаги, показывающие, произошло или нет соответствующее прерывание.

Разряды	7	6	5	4	3	2	1	0	Модели
Чтение(<i>R</i>)/ Запись(<i>W</i>)	- <i>R</i>	- <i>R</i>	<i>SE</i> <i>R/W</i>	<i>SM</i> <i>R/W</i>	- <i>R</i>	- <i>R</i>	<i>ISC01</i> <i>R/W</i>	<i>ISCO0</i> <i>R/W</i>	<i>AT90S1200</i> <i>AT90S/LS2323</i> <i>AT90S/LS2343</i>
Нач. значение	0	0	0	0	0	0	0	0	
Чтение(<i>R</i>)/ Запись(<i>W</i>)	- <i>R</i>	- <i>R</i>	<i>SE</i> <i>R/W</i>	<i>SM</i> <i>R/W</i>	<i>ISC11</i> <i>R/W</i>	<i>ISC10</i> <i>R/W</i>	<i>ISC01</i> <i>R/W</i>	<i>ISCO0</i> <i>R/W</i>	<i>AT90S2313</i> <i>AT90S/LS2333</i> <i>AT90S/LS4433</i>
Нач. значение	0	0	0	0	0	0	0	0	
Чтение(<i>R</i>)/ Запись(<i>W</i>)	<i>SRE</i> <i>R/W</i>	<i>SR</i> <i>R/W</i>	<i>SE</i> <i>R/W</i>	<i>SM</i> <i>R/W</i>	<i>ISC11</i> <i>R/W</i>	<i>ISC10</i> <i>R/W</i>	<i>ISC01</i> <i>R/W</i>	<i>ISCO0</i> <i>R/W</i>	<i>AT90S4414</i> <i>AT90S8515</i>
Нач. значение	0	0	0	0	0	0	0	0	
Чтение(<i>R</i>)/ Запись(<i>W</i>)	- <i>R</i>	<i>SE</i> <i>R/W</i>	<i>SM1</i> <i>R/W</i>	<i>SM0</i> <i>R/W</i>	<i>ISC11</i> <i>R/W</i>	<i>ISC10</i> <i>R/W</i>	<i>ISC01</i> <i>R/W</i>	<i>ISCO0</i> <i>R/W</i>	<i>AT90S/LS4434</i> <i>AT90S/LS8535</i>
Нач. значение	0	0	0	0	0	0	0	0	
Чтение(<i>R</i>)/ Запись(<i>W</i>)	- <i>R</i>	- <i>R</i>	<i>SE</i> <i>R/W</i>	<i>SM</i> <i>R/W</i>	- <i>R</i>	<i>ISC1</i> <i>R/W</i>	- <i>R</i>	<i>ISCO</i> <i>R/W</i>	<i>AT90S8534</i>
Нач. значение	0	0	0	0	0	0	0	0	

Рисунок 1.9 – Регистр управления микроконтроллером
MCUCR

1.6.8.5 MCUCR (регистр управления микроконтроллером)

Регистр управления микроконтроллером (рисунок 1.9, таблицы П.5-П.7) расположен по адресу $\$35$ ($\$55$). Этот регистр содержит ряд флагов, используемых для общего управления микроконтроллером. Состав флагов, размещенных в регистре MCUCR, несколько меняется от модели к модели, соответственно в некоторых моделях некоторые разряды не используются. Неиспользуемые разряды регистра доступны только для чтения и содержат "0". Все используемые разряды регистра доступны как для чтения, так и для записи в любой момент времени. После сброса микроконтроллера во всех разрядах регистра записано "0".

1.6.8.6 MCUSR (регистр состояния микроконтроллера)

Регистр управления микроконтроллером расположен по адресу $\$34$ ($\$54$). Этот регистр содержит флаги, состояние которых позволяет определить причину, по которой произошел сброс микроконтроллера.

1.6.8.7 4. Способы адресации памяти данных

Все микроконтроллеры AVR семейства *Classic*, за исключением модели *AT90S1200*, поддерживают 8 способов адресации для доступа к различным областям памяти данных (РОН, РВВ, ОЗУ). Модель *AT90S1200* в связи с отсутствием у нее встроенного ОЗУ и из-за наличия единственного индексного регистра поддерживает только 4 способа адресации из восьми. В действительности спо-

способов адресации всего два: прямая адресация и косвенная. Однако каждый способ адресации имеет несколько разновидностей в зависимости от того, к какой области памяти производится обращение (для прямой адресации) или какие дополнительные действия выполняются над индексным регистром (для косвенной адресации).

1.6.9 Система команд

Система команд AVR весьма развита и насчитывает до 133 различных инструкций. Почти все команды имеют фиксированную длину в одно слово (16 бит), что позволяет в большинстве случаев объединять в одной команде и код операции, и операнд(ы).




Рисунок 1.10 – Структура микроконтроллера AVR

Лишь немногие команды имеют размер в 2 слова (32 бит) и относятся к группе команд вызова процедуры *CALL*, длинных переходов в пределах всего адресного пространства *JMP*, возврата из подпрограмм *RET* и команд работы с памятью программ *LPM*.

Различают пять групп команд *AVR*: условного ветвления, безусловного ветвления, арифметические и логические операции, команды пересылки данных, команды работы с битами. В последних версиях кристаллов *AVR* семейства "*mega*" реализована функция аппаратного умножения, что придает новым микроконтроллерам еще больше привлекательности с точки зрения разработчика.

По разнообразию и количеству реализованных инструкций *AVR* больше похожи на *CISC*, чем на *RISC* процессоры. Например, у *PIC*-контроллеров система команд насчитывает до 75 различных инструкций, а у *MCS51* она составляет 111. В целом, прогрессивная *RISC* архитектура *AVR* в сочетании с наличием регистрового файла и расширенной системы команд позволяет в короткие сроки создавать работоспособные программы с эффективным кодом как по компактности реализации, так и по скорости выполнения.

2 СРЕДСТВА РАЗРАБОТКИ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ AVR-КОНТРОЛЛЕРОВ

2.1 Ассемблер

Как известно, наиболее эффективные программы получаются при использовании языка Ассемблер. Стоит, правда, отметить, что при этом также увеличивается сложность и время разработки программы. Для микроконтроллеров семейства AVR имеется свободно распространяемый транслятор ассемблера — *wavrasm*.

Транслятор ассемблера *wavrasm* преобразует команды в виде текстовых мнемоник (специальных сокращений) в закодированные в виде чисел-кодов команды микроконтроллеров. Полученный код можно использовать для работы совместно с отладчиком для проверки правильности работы программы. Также в результате работы транслятора можно получить так называемый файл прошивки, который используется программатором для занесения программы в память программ микроконтроллера.

Транслятор ассемблера работает в среде *Microsoft Windows* 3.11, *Microsoft Windows* 95/98 и *NT*. Кроме того, имеется версия ассемблера, работающая из командной строки *MS-DOS*. Она устанавливается одновременно с версией для *Windows*. Версия для *Windows* имеет встроенный полноэкранный текстовый редактор и справочную систему на английском языке.

Программа на ассемблере представляет собой текстовый файл, который состоит из мнемоник — символьных обозначений ком микроконтроллера, меток и директив.

Любая строка может начинаться с метки — строки из символов и (или) цифр, заканчивающейся двоеточием.

Метки используются для обозначения текущей строки некоторым именем (меткой) для использования в командах условного или безусловного перехода, а также для обозначения участка в памяти для обращения к данным.

Строка исходного текста может иметь один из следующих видов:

[метка:] директива [аргументы директивы] [комментарий]

[метка:] мнемоника команды [аргументы команды] [комментарий]

Комментарий

Пустая строка

Комментарии всегда начинаются с символа ";". Элементы, заключенные в квадратные скобки, могут отсутствовать. Текст, расположенный после символа «точка с запятой» до конца строки, полностью игнорируется ассемблером.

Примеры записи строк:

label1: .EQU var1=100 ; Директива определения символьного

; имени var1, эквивалентного записи "100"

`.EQU var2=200` Определение имени `var2`, соответствующего "200"

`test rjmp test` ,Бесконечный цикл (мнемоника команды МК)

`;` Пустая строка

Не имеет значение, в каких местах расположены метки, команды ассемблера и директивы, важен только их порядок.

Транслятор ассемблера позволяет использовать в тексте программы мнемоники (обозначения команд микроконтроллера), полностью совпадающие с их названием в системе команд микроконтроллера.

2.1.1 Команды микроконтроллера

Команды микроконтроллеров семейства *AVR* делятся на группы:

- арифметические и логические;
- команды условных и безусловных переходов;
- команды передачи данных;
- команды для работы с битами.

Краткое описание команд микроконтроллера можно найти в [8].

Для транслятора ассемблера нет разницы, какими буквами написаны слова, т. е. `rjmp` и `RJMP` совершенно равнозначны. Однако для удобства понимания программы рекомендуется все мне-

моники и метки записывать строчными (маленькими) буквами, а директивы прописными (большими).

2.1.2 Директивы транслятора ассемблера

Транслятор ассемблера поддерживает достаточно много директив [9]. Директивы не транслируются в программу для микроконтроллера. Они используются для указания транслятору ассемблера данных о расположении программы в памяти микроконтроллера, определения макросов и т. д. Все директивы должны начинаться с точки.

В таблице **Ошибка! Источник ссылки не найден.** приведены директивы транслятора ассемблера.

2.2 Среда разработки приложений – AVR Studio

AVR Studio - это интегрированная отладочная среда разработки приложений (IDE) для микроконтроллеров, представленная компанией *Atmel* для свободного использования [7]. В данной разработке используется *AVR Studio* версии 4.10. Ожидается появление версии 4.11.

Таблица 2.1 – Перечень директив транслятора ассемблера

Обозначение директивы	Описание директивы
<i>.BYTE</i>	резервирует 1 байт для использования в качестве переменной

<i>.CSEG</i>	сегмент программ
<i>.DB</i>	определяет байт-константу
<i>.DEF</i>	определяет символическое имя для регистра
<i>.DEVICE</i>	задает тип целевого микроконтроллера
<i>.DSEG</i>	сегмент данных
<i>.DW</i>	определяет слово-константу
<i>.ENDMACRO</i>	конец определения макроса
<i>.EQU</i>	сопоставляет символному имени арифметическое выражение
<i>.ESEG</i>	сегмент EEPROM
<i>.EXIT</i>	выйти из файла (конец текста программы)
<i>.INCLUDE</i>	загрузить исходный текст из другого файла
<i>.LIST</i>	включить генерацию листинга
<i>.LISTMAC</i>	включить печать содержимого макросов в листинге
<i>MACRO</i>	начать определение макроса
<i>NOLIST</i>	выключить генерацию листинга
<i>ORG</i>	установить расположение
<i>SET</i>	сопоставить символу выражение

IDE AVR Studio содержит:

- средства создания и управления проектом;
- редактор кода на языке ассемблер;
- транслятор языка ассемблера (*Atmel AVR macroassembler*);
- отладчик (*Debugger*);
- программное обеспечение верхнего уровня для поддержки внутрисхемного программирования (*In-System Programming, ISP*) с использованием стандартных отладочных средств *Atmel AVR*.

Работа с *AVR Studio* начинается с создания проекта. При создании проекта необходимо указать используемый микроконтроллер и платформу, на которой будет производиться отладка программы.

Написание программы производится в окне редактора текста программы (рисунок **Ошибка! Источник ссылки не найден.**). Для использования символических имен регистров специального назначения вместо их адресов, необходимо подключить (директива `.include`) к проекту файл определения регистров специального назначения (например, `m16def.inc` для *ATmega16*). Включаемые файлы входят в прикладное программное обеспечение *AVR Studio* и при инсталляции помещаются в папку *Appnotes* в директории установки *AVR Studio*.

Примеры программ доступны в большом количестве в качестве приложений к руководствам по применению микроконтроллеров *AVR* (см. раздел *Application Notes* на сайте [10]).

Написание программы в *AVR Studio* производится на языке ассемблер. Система команд микроконтроллера описана в упомянутых выше руководствах по применению в документе *AVR Instruction Set* либо в файле справки, встроенном в *AVR Studio* (меню *Help|AVR Tools User Guide|AVR Assembler*), в котором содержатся достаточно подробные комментарии к каждой команде.

Последние версии *AVR Studio* содержат тестовую версию *AVR* ассемблера второй версии, который в дополнение к стандартному ассемблеру поддерживает новые директивы ассемблера, Си - подобные директивы препроцессору, создание переменных определенного типа. Более подробную информацию можно найти в файле справки.




Рисунок 2.1 – Интерфейс интегрированной среды разработки AVR Studio

Перед трансляцией программы можно задать установки проекта (меню *Project|AVR Assembler Setup* показано на рисунке **Ошибка! Источник ссылки не найден.**), указать необходимый формат выходного файла. Там же возможно установить использование AVR ассемблера 2-ой версии. Так как вторая версия ассемблера проходит стадию тестирования, то по умолчанию он отключен. Если не требуется каких-либо особых настроек, то можно использовать установки по умолчанию.

В результате трансляции создается выходной файл в указанном формате. Если исходный ассемблерный текст содержал сегмент энергонезависимых данных (объявленный директивой *.eseg*), то при трансляции будет создан также файл с расширени-

ем *.eep*. Этот файл содержит данные для внутренней *EEPROM* микроконтроллера и имеет тот же формат, что и выходной файл.

Если в результате трансляции не выдается сообщений об ошибках, можно приступить к отладке проекта.

Отладчик *AVR Studio* поддерживает все типы микроконтроллеров *AVR* и имеет два режима работы: режим программной симуляции и режим управления различными типами внутрисхемных эмуляторов (*In-Circuit Emulators*) производства фирмы *Atmel*. Важно отметить, что интерфейс пользователя не изменяется в зависимости от выбранного режима отладки.

Отладочная среда поддерживает выполнение программ, как в виде ассемблерного текста, так и в виде исходного текста языка Си, загруженного в объектном коде.




Рисунок 2.2 – Задание установок проекта

Объектный файл может быть загружен в различных форматах, а именно:

- в формате *UBROF* (расширение файла *.d90*). Формат *UBROF* - это патентованный формат компании IAR. На текущий момент среда разработки *AVR Studio* поддерживает все версии формата до восьмой версии (*UBROF5/6/7/8*).

- в формате *ELF/DWARF* (расширение файла *.elf*). Формат разработан сообществом открытого программного обеспечения для поддержки бесплатно распространяемых компиляторов (*GNU GCC*, для микроконтроллеров *AVR* последние версии данного компилятора имеют название *WinAVR*). На текущий момент среда разработки *AVR Studio* поддерживает формат версии *DWARF2*.

- в формате *AVR COFF* (расширение файла *.cof*). Это открытый формат, введенный в среду разработки *AVR Studio* для поддержки сторонних разработчиков компиляторов. Отладочный код в данном формате может быть сформирован с использованием таких компиляторов как, например, *CodeVision AVR*.

- в формате *Extended Intel HEX* (расширение *.hex*). Данный формат не приспособлен для отладки и используется для отладки в крайнем случае.

После загрузки объектного кода производится выбор отладочной платформы и используемого микроконтроллера (рисунок **Ошибка! Источник ссылки не найден.**). При отладке с использованием внутрисхемных эмуляторов, микроконтроллеры, поддержка которых не осуществляется, автоматически подсвечи-

ваются серым. После загрузки проекта система готова к старту отладки.

Управление отладкой производится командами меню *DEBUG*, либо соответствующими иконками на панели управления *AVR Studio*.

Пользователь может выполнять программу полностью в пошаговом режиме, трассируя блоки функций, или выполняя программу до того места, где стоит курсор. В дополнение можно определять неограниченное число точек останова, каждая из которых может быть включена или выключена. Точки останова сохраняются между сессиями работы.

В *AVR Studio* для отладки программы предусмотрены две команды пошагового режима: *Step Over* и *Trace into*. Разница между ними в том, что при выполнении команды *Step Over* выполнение подпрограмм происходит до полного окончания без отображения процесса выполнения. К командам шагового режима также относятся команда *Auto Step*.




Рисунок 2.3 – Выбор платформы и прибора

С помощью команд пошагового режима можно проследить изменения значений в переменных, регистрах ввода/вывода, памяти и регистрового файла. Для этого предназначены раздел *I/O* рабочей области *AVR Studio* (см. картинку), окно *Watch* (меню *Debug|Quickwatch*).

Интегрированная среда разработки *AVR Studio* также поддерживает просмотр (меню *View|Memory*) ячеек памяти программ, памяти данных, *EEPROM* и регистров портов ввода/вывода в ходе исполнения. Выпадающее меню диалогового окна позволяет выбрать один из четырех массивов ячеек памяти: *Data*, *IO*, *Eeprom*, *Program Memory*. Для одновременного просмотра нескольких об-

ластей окно *Memory* может быть открыто несколько раз. Информация в диалоговом окне может быть представлена в виде байтов или в виде слов в шестнадцатеричной системе счисления, а также в виде *ASCII* - символов.

В процессе отладки пользователь может инициализировать внутреннее ОЗУ или *EEPROM* микроконтроллера (например, данными, содержащимися в полученном при трансляции файле *.eep*), или сохранить содержимое ОЗУ и *EEPROM* в виде файлов в формате *Intel Hex* (меню *File->Up/Download Memory*).

Помимо шагового режима, возможна отладка программы с использованием точек останова (меню *Breakpoints->Toggle Breakpoint*). Командой *Start Debugging* запускается исполнение программы. Программа будет выполняться до остановки пользователем или до обнаружения точки останова.

Работая с программным симулятором пакета *AVR Studio*, следует помнить, что он пока не поддерживает некоторые режимы работы микроконтроллеров *AVR* и их периферийные узлы:

- аналого-цифровой преобразователь;
- аналоговый компаратор;
- режим часов реального времени;
- режим пониженного энергопотребления (инструкция

"sleep" интерпретируется программным симулятором как *"nop"*);

Возможно, в последующих версиях *AVR Studio* поддержка этих узлов и режимов будет реализована, но в настоящий момент при работе программы с аналоговой периферией, необходимо производить ручной ввод данных в регистры результата.

Для наблюдения за работой программы можно открыть несколько окон, отображающих состояние различных узлов микро-

контроллера (см. рисунок). Окна открываются нажатием соответствующих кнопок на панели инструментов или при выборе соответствующего пункта меню *View*. Если в процессе выполнения программы в очередном цикле значение какого-либо регистра изменится, то этот регистр будет выделен красным цветом. При этом, если в следующем цикле значение регистра останется прежним, то цветовое выделение будет снято. Такое же цветовое выделение реализовано в окнах устройств ввода/вывода, памяти и переменных.

Состояние встроенных периферийных устройств микроконтроллера, а также состояния программного счетчика, указателя стека, содержимого регистра статуса SREG и индексных регистров *X*, *Y* и *Z* отображено в окне *I/O Window*. В этом окне отражаются все функциональные блоки микроконтроллера. Любой блок может быть раскрыт нажатием на его значок. При раскрытии блока в окне отражаются адреса и состояния всех его регистров и отдельных, доступных для модификации, битов. Каждый доступный для модификации бит может быть установлен или сброшен как программой по ходу ее исполнения, так и пользователем вручную (указав курсором мыши нужный бит и, щелкнув левой кнопкой мыши, пользователь может изменить значение бита на обратное), а в режиме программной симуляции это является способом имитации входного воздействия на микроконтроллер.




Рисунок 2.4 – Отображение состояния узлов микроконтроллера

Другим способом задания входного воздействия на микроконтроллер в режиме симулятора является использование внешних файлов входных воздействий. Формат файла входного воздействия очень прост:

```

00000000:00
00000039:01
00000040:00
9999999999:FF
    
```

Здесь значение, указанное после разделителя ":" - это шестнадцатеричное представление сигналов, воздействующих на порт

микроконтроллера. Значение, указанное до разделителя - это десятичный номер цикла (с момента сброса микроконтроллера), в котором указанное воздействие поступает на выводы порта микроконтроллера. Файл входного воздействия должен заканчиваться строкой с заведомо большим номером цикла, в противном случае будет выдано сообщение об ошибке. Для подключения файла входного воздействия служит пункт меню *Debug|Options* в разделе *Stimuli and Logging*. В открывшемся окне нужно указать порт микроконтроллера, на который нужно подавать воздействие, и файл этого воздействия. Пользователь может создавать файлы воздействий, а также записывать изменения значений на выходах портов микроконтроллера в файл (формат этого файла тот же, что и у файла входных воздействий).

Для записи служит функция *Logging*. В открывшемся окне нужно указать порт микроконтроллера и имя файла для записи. Записываемый файл будет удаляться и создаваться вновь при каждом выполнении сброса микроконтроллера (*Debug->Reset*). Подключать файл входного воздействия или задавать имя файла для записи пользователь должен сам при каждом запуске симулятора.

Следует отметить, что *AVR Studio* имеет очень мощную встроенную документацию как по использованию *AVR Studio*, так и по использованию стандартных отладочных средств производства компании *Atmel*, а также системе команд и всему, что касается программирования с использованием *AVR Studio*. Таким образом, использование встроенной справочной информации избавляет разработчика от накопления разобщенной информации,

учитывая, что встроенная информация обновляется с выходом новых версий *AVR Studio*.

AVR Studio включает в себя программное обеспечение верхнего уровня для управления аппаратными средствами поддержки разработок, которое было описано выше. По сравнению с программой Ассемблер имеет большие функциональные возможности (например, автоматически подключает директивы Ассемблера), содержит отладчик программ и симулятор многих типов микроконтроллеров *AVR* и поддерживает многие типы программаторов.

3 ЛАБОРАТОРНЫЕ РАБОТЫ ПО ИССЛЕДОВАНИЮ МИКРОКОНТРОЛЛЕРОВ

AVR-микроконтроллерам присущи все основные черты и характеристики современных восьмиразрядных универсальных микроконтроллеров. Однако они имеют преимущества перед аналогичными микроконтроллерами (например, PIC-контроллерами) по производительности, составу команд и, кроме того, фирма-производитель свободно распространяет удобную среду разработки – *AVR Studio*.

Поэтому, с одной стороны, эти микроконтроллеры можно эффективно использовать в различных разработках, включая курсовое и дипломное проектирование, а, с другой стороны, могут являться удобными объектами для исследования микроконтроллеров в лабораторных условиях.

Эти соображения стали основой выбора этих микроконтроллеров в качестве объектов лабораторных исследований.

3.1 Исследование арифметических и логических команд

Эти команды позволяют выполнять стандартные логические операции над байтами, такие как "логическое умножение" (И), "логическое сложение" (ИЛИ), операцию "исключающее ИЛИ", а также вычисление обратного и дополнительного кодов числа

(таблица **Ошибка! Источник ссылки не найден.**). К этой группе можно отнести также команды очистки/установки регистров и команду перестановки тетрад. Все операции производятся над регистрами общего назначения, результат сохраняется в одном из РОН. Все логические операции выполняются за один машинный цикл.

Таблица 3.1 – Группа команд логических операций

Мнемоника	Описание	Операция	Циклы	Флаги
<i>AND Rd, Rr</i>	Логическое И" двух РОН	$Rd = Rd \bullet Rr$	1	<i>Z, N, V</i>
<i>ANDI Rd, K</i>	Логическое И" РОН и константы	$Rd = Rd \bullet K$	1	<i>Z, N, V</i>
<i>EOR Rd, Rr</i>	Исключающее ИЛИ" двух РОН	$Rd = Rd \oplus Rr$	1	<i>Z, N, V</i>
<i>OR Rd, Rr</i>	Логическое ИЛИ" двух РОН	$Rd = Rd \vee Rr$	1	<i>Z, N, V</i>
<i>ORI Rd, K</i>	Логическое ИЛИ" РОН и константы	$Rd = Rd \vee K$	1	<i>Z, N, V</i>
<i>COM Rd</i>	Перевод в обратный код	$Rd = \$FF - Rd$	1	<i>Z, C, N, V</i>
<i>NEG Rd</i>	Перевод в дополнительный код	$Rd = \$00 - Rd$	1	<i>Z, C, N, V, H</i>
<i>CLR Rd</i>	Сброс всех разрядов РОН	$Rd = Rd \oplus Rd$	1	<i>Z, N, V</i>
<i>SER Rd</i>	Установка всех разрядов РОН	$Rd = \$FF$	1	—
<i>TST Rd</i>	Проверка РОН на отрицательное или нулевое значение	$Rd.Rd$	1	<i>Z, N, V</i>
<i>SWAP Rd</i>	Обмен местами тетрад в РОН	$Rd(3..0) = Rd(7..4),$	1	—

		$Rd(7..4) =$		
		$Rd(3..0)$		

3.1.1 Программа исследования основных логических команд

```
.include "2313def.inc"
```

```
    rjmp RESET;
```

```
RESET:
```

```
    ldi r31, low(ramend)           ; формирование стека
```

```
    out SPL, r31                  ; в верхней части ÎÓ
```

```
    ;**** Логическое умножение содержимого регистров r16 и r17
```

```
    ldi r16, 0xff                 ; занесение кода $FF в регистр r16
```

```
    ldi r17, 0x55                 ; занесение кода $55 в регистр r17
```

```
    and r16, r17                  ;результат логического умножения реги-
```

```
стре r16
```

```
    ;****Логическое сложение содержимого регистра r17и кон-  
станты
```

```
    ldi r17, 0x55                 ; занесение кода $55 в регистр r17
```

```
    ori r17, 0x0f                 ;лог. сложение содержимого регистра r
```

```
                                ;константы $0f
```

```
    ;**** Логическое сложение содержимого регистров r18 и r19
```

```
    ldi r18, 0x05                 ; занесение кода $05 в регистр r18
```

```
    ldi r19, 0x50                 ; занесение кода $50 в регистр r19
```

or r18, r19 ; логическое сложение содержимого регистров
 ;*r18 и r19*

;****Сложение по модулю два содержимого регистров *r20* и *r21*

ldi r20, 0x55 ; занесение кода *\$05* в регистр *r20*

ldi r21, 0xf0 ; занесение кода *\$50* в регистр *r21*

eor r20, r21;сложение "мод 2" содержимого регистров *r20* и *r21*

;**** Обнуление и установка всех разрядов регистра *r18*

clr r18 ;обнуление регистра *r18*

ser r18 ; регистра *r18*

.EXIT

На рисунке 3.1 представлено рабочее поле программы, отражающее состояние регистров общего назначения и регистров процессора после выполнения команды логического умножения. В ходе выполнения программы в пошаговом режиме студенты должны отслеживать изменение состояния узлов микроконтроллера в рабочем поле программы.




Рисунок 3.1 – Отображение состояния узлов микроконтроллера после выполнения команды логического умножения

К группе арифметических команд относятся команды, выполняющие такие базовые операции, как сложение, вычитание, сдвиг (вправо и влево), инкремент и декремент. Все операции производятся только над регистрами общего назначения. При этом микроконтроллеры AVR позволяют легко оперировать как знаковыми,

так и беззнаковыми числами, а также работать с числами, представленными в дополнительном коде.

Все команды рассматриваемой группы выполняются за один машинный цикл, за исключением команд, оперирующих двухбайтовыми значениями, которые выполняются за два цикла.

3.1.2 Программа исследования основных арифметических команд

```
.include "2313def.inc"
```

```
rjmp RESET;
```

RESET:

```
ldi r31, low(ramend) ;формирование стека
```

```
out SPL, r31 ;в верхней части ОЗУ
```

****** Сложение содержимого регистров *r16* и *r17*

```
ldi r16, 22 ;занесение 22 в регистр r16
```

```
ldi r17, 100 ;занесение 100 в регистр r17
```

```
add r16, r17 ;результат сложения в r16
```

******** Сложение чисел с разными знаками в дополнительном коде

```
ldi r16, -7 ;занесение -7 в регистр r16
```

```
ldi r17, 5 ;занесение 05 в регистр r17
```

add r16, r17 ;результат сложения в *r16*
 ;флаги $N=1$ (отрицат. знач.) $S=1$ (меньше нуля)

;**** Сложение пары регистров с константой $0=<K=<63$
ldi r24, 0xff ;занесение числа 511 в пару
ldi r25, 01 ;регистров *r25 r24*
adiw r24,01 ;результат сложения в *r25 r24*
 ;****;сложение возможно только с парами *r24, r26, r28, r30*

;**** Вычитание из регистра константы $0=<K=<63$
ldi r22, 0x05 ;занесение кода 05 в регистр *r22*
subi r22, 1 ;вычитание 1 из содержимого *r22*

;**** Декремент и инкремент содержимого регистра
dec r22 ;уменьшение на 1 содержимого *r22*
inc r22 ;увеличение на 1 содержимого *r22*

;**** сдвиг содержимого регистра
lsl r22 ;сдвиг содержимого *r22* влево на 1 разряд
lsr r22 ;сдвиг содержимого *r22* вправо на 1 разряд
 .EXIT

3.2 Исследование ветвящихся участков программ

3.2.1 Команды типа «проверка/пропуск»

В командах этого типа производится проверка условия, результат которой влияет на выполнение следующей команды. Если условие истинно, следующая команда игнорируется. Например, команда *SBRS Rd.b* проверяет разряд *b* регистра *Rd* и игнорирует следующую команду, если этот разряд равен «1». В действительности переход к следующей инструкции производится увеличением счетчика команд на 1, а пропуск команды требует загрузки нового значения в счетчик команд. Следовательно, когда проверяемое условие истинно, в конвейере возникает задержка. Длительность задержки зависит от пропускаемой команды и составляет от одного до двух машинных циклов.

3.2.2 Команды условного перехода

В этих командах производится проверка условия, результат которой влияет на состояние счетчика команд. Если условие истинно, происходит переход по заданному адресу. Если же условие ложно, выполняется следующая команда.

Команды условного перехода имеют ограничение по области действия. В действительности новое значение счетчика команд получается прибавлением к нему или вычитанием из него некоторого смещения. А поскольку под значение смещения в слове команды отводится всего 7 бит, максимальная величина перехода составляет от -64 до +64 слов.

Так как переход по заданному адресу осуществляется загрузкой нового значения в счетчик команд, то в случае истинности проверяемого условия в конвейере возникает задержка длительностью в один машинный цикл.

3.2.3 Команды безусловного перехода

Для безусловного перехода по требуемому адресу в памяти программ используются команды относительного (*RJMP*) и косвенного (*IJMP*) переводов, т.к. микроконтроллеры AVR семейства *Classic* не имеют команды абсолютного перехода (такая команда имеется в микроконтроллерах других семейств, *Tiny* и *Mega*).

3.2.4 Относительный переход – команда RJMP

Деятельность команды заключается в изменении содержимого счетчика команд путем прибавления к нему или вычитания из него некоторого значения, являющегося операндом команды, как показано на рисунке **Ошибка! Источник ссылки не найден..**

Следует помнить, что данная команда имеет ограничение по области действия. Так как операнд представляет собой 12-разрядное число, максимальная величина перехода составляет от -2047 до +2048 слов (± 4 Кбайт).

В программах в качестве операндов этой команды вместо констант используются метки. Ассемблер сам вычисляет величину перехода и подставляет это значение в слово команды. Проиллюстрируем сказанное следующим примером:

cpi r16,\$42 ;Сравниваем регистр *r16* с числом
\$42

brne error ;Переход, если *r16* \neq *\$42*

rjmp ok ;Безусловный переход

error:

ok: nop ;Место перехода по команде *RJMP*

Поскольку команда относительного перехода изменяет содержимое счетчика команд, она выполняется за 2 машинных цикла.

3.2.5 Косвенный переход – команда *IJMP*

В результате выполнения этой команды программа продолжает выполняться с адреса, находящегося в индексном регистре *Z*. Таким образом, деятельность команды сводится к загрузке содержимого индексного регистра в счетчик команд.

В отличие от команды относительного перехода данная команда не имеет ограничений по области действия. Действительно, поскольку индексный регистр 16-разрядный, максимально возможная величина перехода составляет 64 Кслов (128 Кбайт), а наибольший объем памяти программ микроконтроллеров семейства – всего 8 Кбайт.

Как и команда относительного перехода, команда косвенного перехода выполняется за 2 машинных цикла.

3.2.6 Команды вызова подпрограмм

С командами вызова подпрограмм в микроконтроллерах AVR семейства *Classic* дело обстоит так же, как и с командами безусловного перехода. Для вызова подпрограмм имеется две команды: команда относительного вызова (*RCALL*) и команда косвенного вызова (*ICALL*).

3.2.7 Относительный вызов подпрограммы – команда *RCALL*

Если не принимать во внимание некоторые отличия, описанные ниже, эта команда работает так же, как и команда относительного безусловного перехода *RJMP*.

Команда *RCALL* сохраняет в стеке значение счетчика команд. Затем содержимое счетчика команд увеличивается или уменьшается на некоторое значение, являющееся операндом команды (рисунок **Ошибка! Источник ссылки не найден.**). Поскольку операнд представляет собой 12-разрядное число, максимальная величина перехода составляет от -2047 до +2048 слов (± 4 Кбайт).

В программах в качестве операндов этой команды, как и в случае команды *RJMP*, используются метки. Ассемблер сам вычисляет величину перехода и подставляет это значение в слово команды

Команда относительного вызова подпрограмм выполняется за 3 машинных цикла, два из которых затрачиваются на сохранение в стеке двух байт счетчика команд.




Рисунок 3.2 – Относительная адресация памяти программ

3.2.8 Косвенный вызов подпрограммы – команда *ICALL*

Если не принимать во внимание некоторые отличия, описанные ниже, эта команда работает так же, как и команда косвенного безусловного перехода *IJMP*.

Команда *ICALL* сохраняет в стеке значение счетчика команд. Затем в счетчик команд загружается содержимое индексного регистра. Поскольку индексный регистр 16-разрядный, максимально возможная величина перехода составляет 64 Кслов (128 Кбайт). Поэтому данная команда не имеет ограничений по области действия, т.к. наибольший объем памяти программ микроконтроллеров семейства – всего 8 Кбайт. Как и команда *RCALL*, команда косвенного вызова подпрограмм выполняется за 3 машинных цикла.

3.2.9 Команды возврата из подпрограмм

В конце каждой подпрограммы обязательно должна находиться команда возврата из нее. В системе команд микроконтроллеров семейства имеются две таких команды. Для возврата из обычной подпрограммы, вызываемой командами *RCALL* и *ICALL*, используется команда *RET*. Для возврата из подпрограммы обработки прерывания используется команда *RETI*.

Обе команды восстанавливают из стека содержимое счетчика команд, сохраненное там перед переходом к подпрограмме. Команда возврата из подпрограммы *RETI* дополнительно устанавливает в "1" флаг общего разрешения прерываний I регистра *SREG*, сбрасываемый аппаратно при возникновении прерывания.

На выполнение каждой из команд возврата из подпрограммы требуется 4 машинных цикла.

3.2.10 Программы исследования ветвящихся участков программ

```
;**** Исследование ветвящихся участков программ
.include "2313def.inc"
    rjmp RESET;
RESET:
    ldi r31, low(ramend)           ; формирование стека
    out SPL, r31                  ; в верхней части ОЗУ

;**** Организация циклов при помощи команд условного перехода
;**** и относительного безусловного перехода
```

ldi r16, 0x05 ; занесение кода *\$05* в регистр *r16*

loop1:

dec r16 ;уменьшение содержимого *r16* на 1

breq equal ;если равно нулю, то переход на "*equal*"

rjmp loop1 ;иначе – на начало цикла "*loop1*"

equal:

nop ;пустая операция

loop2:

inc r16 ;увеличение содержимого *r16* на 1

cpi r16,\$05 ;сравнение *r16* с числом *\$05*

brne loop2 ;если не равно нулю, то переход на "*loop2*"

rjmp ok ;иначе – выход из цикла "*ok*"

ok:

nop ;пустая операция

;**** Организация ветвления при помощи команды кос-
 венного

;**** безусловного перехода *rjmp* через регистр *z*

.EQU loop3h = 0x01

.EQU loop3l = 0xff

ldi zl, loop3l ; занесение кода перехода в регистр *zl*
 (младш. ;часть кода)

ldi zh, loop3h ; занесение кода перехода в регистр *zl* (ст.
 ÷ ;часть кода)

nop

пор

.ORG 0x1ff

пор

ijmp loop3

.EXIT

3.3 Исследование портов ввода-вывода

3.3.1 Общие сведения

Как и любые другие микроконтроллеры, микроконтроллеры AVR семейства *Classic* имеют порты ввода/вывода. Каждый порт состоит из определенного числа выводов, через которые микроконтроллер может принимать или передавать цифровые сигналы.

Количество доступных портов, или, если точнее, количество контактов ввода/вывода, является одним из основных параметров, влияющих на выбор конкретной модели микроконтроллера.

– *AT90S1200* имеет два порта ввода/вывода: *B* (8-разрядный) и *D* (7-разрядный). Общее количество контактов ввода/вывода равно 15;

– *AT90S2313* также имеет два порта ввода/вывода: *B* (8-разрядный) и *D* (7-разрядный). Общее количество контактов ввода/вывода равно 15;

– *AT90S/LS2323* имеет один 3-разрядный порт ввода/вывода *B*;

– *AT90S/LS2343* имеет один 5-разрядный порт ввода/вывода *B*;

- *AT90S/LS2333, AT90S/LS4433* имеют по три порта ввода/вывода: *B* (6-разрядный), *C* (6-разрядный) и *D* (8-разрядный). Общее количество контактов ввода/вывода равно 20;
- *AT90S/LS4434, AT90S/LS8535* имеют по четыре 8-разрядных порта ввода/вывода *A, B, C* и *D*. Общее количество контактов ввода/вывода равно 32;
- *AT90S4414, AT90S8515* также имеют по четыре 8-разрядных порта ввода/вывода *A, B, C* и *D*. Общее количество контактов ввода/вывода в этих моделях равно 32;
- *AT90C8534* имеет один 7-разрядный порт *A* и два входа внешних прерываний. В данном микроконтроллере присутствует также и 6-разрядный аналоговый входной порт. Таким образом, общее количество контактов ввода/вывода в этой модели равно 15;

Во всех микроконтроллерах семейства, за исключением *AT90C8534*, большинство контактов ввода/вывода имеет дополнительные функции, поскольку эти выводы также используются периферийными устройствами микроконтроллера.


Конфигурирование каждой линии порта (задание направления передачи данных) может быть произведено программно в любой момент времени. Входные буферы портов построены по схеме триггера Шмитта. Для линий, сконфигурированных как входные, имеется возможность подключения внутреннего подтягивающего резистора сопротивлением 35...120 кОм между входом и проводом питания *V_{cc}*. Кроме того, если вывод (вход) с подключенным внутренним подтягивающим резистором подключить к общему проводу, он может служить источником тока.

Максимальная нагрузочная способность выходных буферов портов ввода/вывода при логическом "0" на выходе составляет 20 мА. Благодаря этому микроконтроллер может непосредственно управлять светодиодными индикаторами, биполярными и полевыми транзисторами, а также непосредственно быть подключенным ко многим типам датчиков.

Большинство выводов портов поддерживают альтернативные функции встроенных периферийных устройств микроконтроллера. Все порты являются двунаправленными портами ввода-вывода с опциональными подтягивающими резисторами.

3.3.2 Обращение к портам ввода/вывода

Упрощенная структурная схема элемента ввода/вывода приведена на рисунке **Ошибка! Источник ссылки не найден..** Здесь *DDR_x* - бит контроля направления передачи данных и привязки вывода к шине питания (V_{CC}), *PORT_x* - бит привязки вывода к V_{CC} и бит выходных данных, *PIN_x* - бит для отображения логического уровня сигнала на физическом выводе микросхемы. На рисунке 3.4, в качестве примера приведена структурная схема первого разряда порта *D (PD1)* микроконтроллера *AT90S4434*.




DDR_x - бит контроля направления передачи данных и привязки вывода к шине питания (V_{CC}); PORT_x - бит привязки вывода к V_{CC} и бит выходных данных; PIN_x - бит отображения логического уровня сигнала на физическом выводе микросхемы

Рисунок 3.3 – Структура разряда порта ввода/вывода

Обращение к портам производится через регистры ввода/вывода, причем под каждый порт в адресном пространстве ввода/вывода зарезервировано по 3 адреса (таблица 3.2). По этим адресам размещаются три регистра - регистр данных порта **PORT_x**, регистр направления данных **DDR_x** и регистр выводов порта **PIN_x**. Разряды этих регистров имеют названия **Px7...Px0** – для регистров **PORT_x**, **DDx7...DDx0** – для регистром **DDR_x** и **PINx7...PINx0** – для регистров **PIN_x**. Действительные названия регистров (и их разрядов) получаются подстановкой названия порта вместо символа «x», соответственно для порта **A** регистры называют **PORTA**, **DDRA**, **PINA**, для порта **B** – **PORTB**, **DDRB**, **PINB** и т.д. Положение этих регистров в адресном пространстве ввода/вывода приведено в таблице 3.2. При сбросе микроконтролле-

ра регистры $DDRx$ и $PORTx$ очищаются, а все выводы портов после сброса устанавливаются в третье состояние.

Следует заметить, что регистры $PINx$ на самом деле регистрами не являются, по этим адресам осуществляется доступ к физическим значениям сигналов на выводах порта. Соответственно, они доступны только для чтения, тогда как регистры $PORTx$ и $DDRx$ доступны и для чтения, и для записи. А в микроконтроллере $AT90C8534$ регистр выводов порта вообще отсутствует, т.к. единственный порт этой модели является только портом вывода.



WP – Запись в $PORTD$; WD – Запись в DDR ; RL – Чтение регистра-защелки порта; RP – Чтение состояния вывода порта; RD – Чтение регистра DDR ; TXD – $UART$.передаваемые данные; $TXEN$ – $UART$ разрешение передачи

Рисунок 3.4 – Структурная схема канала $PD1$ микроконтроллера $AT90S4434$

Таблица 3.2 – Адреса регистров портов ввода/вывода

Порт	Название регистра	Адрес	3			4			
			AT9BS1200	AT90S2313	AT90S/LS234	AT90S/LS2333	AT90S/LS4433	AT90S/LS853	AT90S4414
A	PORTA	\$1B (\$3B)					0	0	0
	DDRA	\$1A (\$3A)					0	0	0
	P1NA	\$19 (\$39)					0	0	0
B	PORTB	\$18 (\$38)	0	0	0	0	0	0	
	DDRB	\$17 (\$37)	0	0	0	0	0	0	
	PINB	\$16 (\$36)	0	0	0	0	0	0	
C	PORTC	\$15 (\$35)				0	0	0	
	DDRC	\$14 (\$34)				0	0	0	
	PINC	\$13 (\$33)				0	0	0	
D	PORTD1	\$12 (\$32)	0	0		0	0	0	
	DDRD	\$11 (\$31)	0	0		0	0	0	
	PIND	\$10 (\$30)	0	0		0	0	0	

Порядковый номер вывода порта соответствует, разумеется, порядковому номеру разряда регистров этого порта. Поэтому если разрядность порта меньше восьми, в регистрах порта используется соответствующее число младших разрядов. Недействующие старшие разряды регистров доступны только для чтения и всегда содержат "0".

Таким образом, запись в порт означает запись требуемого состояния для каждого вывода порта в соответствующий регистр данных порта $PORTx$. А чтение состояния порта выполняется чтением либо регистра данных порта $PORTx$, либо регистра выводов порта $PINx$. При чтении регистра выводов порта $PINx$ происходит считывание логических уровней сигналов, присутствующих на

выводах порта. А при чтении регистра данных порта $PORTx$ происходит считывание данных, находящихся в регистре защелке порта. Причем сказанное справедливо как для входных, так и для выходных контактов.

Контрольное чтение состояния выводов порта $PINx$ после записи в порт (запись в регистр $PORTx$) необходимо выполнить с задержкой, учитывающей емкостную нагрузку на выводах порта. Это можно выполнить с помощью одной или двух команд пустых команд NOP .

3.3.3 Конфигурирование портов ввода/вывода

Как уже было отмечено, порты имеют всего две возможности по конфигурированию:

- задание направления передачи данных (вход или выход);
- подключение/отключение внутреннего подтягивающего резистора.

Таблица 3.3 – Влияние регистров $DDRx$ и $PORTx$ на конфигурацию выводов портов

Разряды регистров		функции выво-	Резистор	
$DDRxn$	$PORTx$			
0	0	вход	отключен	Третье состояние
0	1	вход	подключен	При подключении вывода к общему проводу является источником тока

1		выход	отключен	Выход установлен и "0"
1	1	выход	отключен	Выход установлен в "1"

Примечание: $N = 7, ..0$ номер вывода (разряд порта).

Направление передачи данных определяется содержимым регистра передачи данных DDR_x . Если разряд DDR_{xn} - этого регистра установлен в "1", соответствующий n -й вывод порта является выходом. Если же разряд DDR_{xn} этого регистра сброшен в "0", соответствующий вывод порта является входом.

А вот управление подтягивающим резистором осуществляется с помощью регистра данных порта $PORT_x$. Если разряд P_{xn} регистра $PORT_x$ установлен в "1" и соответствующий вывод порта является входом, между этим выводом и проводом питания подключается подтягивающий резистор. Чтобы отключить подтягивающий резистор, необходимо либо сбросить соответствующий разряд регистра $PORT_x$, либо сделать вывод порта выходом.

3.3.4 Примеры конфигурирования

Предположим, что все выводы 8-разрядного порта A определены как выходы и требуется установить младшие 4 разряда в "1", а старшие 4 разряда – в "0". Это можно осуществить путем записи в этот порт соответствующего значения, как показано ниже.

; Программа вывода числа $0Fh$ из порта A

```
include "8515def.inc"
    rjmp RESET ;Reset Handle
;-----
RESET:
;задание направления передачи
    ldi r0,$FF ;запись числа FFh в регистр r0
    out DDRA,r0 ;запись числа FFh в регистр DDRA
;запись числа 0Fh в порт A
    ldi r0,$0F ;запись числа 0Fh в регистр r0
    out PORTA,r0 ;запись числа 0Fh в порт A
```

Теперь предположим, что все выходы порта *A* определены как входы и требуется узнать их состояние. Это осуществляется следующим образом:

```
;Программа чтения состояния выводов порта A
include "8515def.inc"
    rjmp RESET ;Reset Handle
;-----
RESET:
;задание направления передачи
    ldi r0,$FF
    out DDRA,r0
;запись числа 0Fh в порт A
    ldi r0,$0F ;запись числа 0Fh в регистр r0
    out PORTA,r0 ;запись числа 0Fh в порт A
;формирование задержки
    nop ;пустая операция
```

in r0, PINA , в регистре *r0* - сигналы на выводах порта
A

Приведенные примеры сознательно упрощены. Все выводы используются либо только как входы, либо только как выходы. Разумеется, можно задать конфигурацию каждого вывода независимо от остальных, так что в одном порту будут находиться одновременно как входы, так и выходы.

3.4 Исследование таймера

Большинство задач управления, которые реализуются с помощью МК, требуют исполнения их в реальном времени. Под этим понимается способность системы получить информацию о состоянии управляемого объекта, выполнить необходимые расчетные процедуры и выдать управляющие воздействия в течение интервала времени, достаточного для желаемого изменения состояния объекта.

Возлагать функции формирования управления в реальном масштабе времени только на центральный процессор неэффективно, так как это занимает ресурсы, необходимые для расчетных процедур. Поэтому в большинстве современных МК используется аппаратная поддержка работы в реальном времени с использованием таймера (таймеров).

Модули таймеров служат для приема информации о времени наступления тех или иных событий от внешних датчиков событий, а также для формирования управляющих воздействий во времени.

Рассмотрим принципы построения и режимы работы таймеров на примере восьмиразрядных универсальных микроконтроллеров AVR семейства *Classic*.

3.4.1 Таймеры микроконтроллеров AVR семейства *Classic*

Микроконтроллеры семейства *Classic*, в зависимости от модели, имеют в своем составе от одного до трех таймеров общего назначения – T_0 , T_1 , T_2 и один сторожевой таймер WDT , обеспечивающий перезапуск микроконтроллера при закливании программ. В таблице 3.4 приведен состав таймеров микроконтроллеров семейства *Classic*, а в таблице 3.5 – выводы, используемые таймерами.

Таблица 3.4 – Таймеры/счетчики реального времени

Таймер/счетчик	AT90S1200	AT90S2313	AT90S/LS232 3	AT90S/LS233 3	AT90S/LS443 4	AT90S4414	AT90S8515	AT90C8534
Таймер/счетчик T_0	+	+	+	+	+	+	+	+
Таймер/счетчик T_1		+		+	+	+		+
Таймер/счетчик T_2					+			

8-разрядный таймер T_0 имеется во всех моделях. Он может использоваться только для отсчета и измерения временных интервалов или как счетчик внешних событий. При переполнении счетного регистра таймера генерируется запрос на прерывание. 16-разрядный таймер T_1 и 8-разрядный таймер T_2 за счет введения дополнительных аппаратных средств входного захвата (*input*

capture – *IC*) и выходного сравнения (*output compare* – *OC*) обладают более широкими возможностями реализации алгоритмов реального времени. Эти таймеры также могут использоваться в качестве широтно-импульсных модуляторов. Таймер *T2*, кроме того, может работать в асинхронном (относительно тактового сигнала микроконтроллера) режиме.

Таблица 3.5 – Выводы, используемые таймерами/счетчиками

Название	AT90S1200	AT90S2313	AT90S/LS2323 AT90S/LS2343	AT90S/LS2333 AT90S/LS4433	AT90S/LS4434 AT90S/LS8535	AT90S4414 AT90S8515	Описание
<i>TO</i>	<i>PD4</i>	<i>PD4</i>	<i>PB2</i>	<i>PD4</i>	<i>PB0</i>	<i>PB0</i>	Вход внешнего сигнала таймера <i>TO</i>
<i>T1</i>	—	<i>PD5</i>	—	<i>PD5</i>	<i>PB1</i>	<i>PB1</i>	Вход внешнего сигнала таймера <i>T1</i>
<i>ICP</i>	—	<i>PD6</i>	—	<i>PB0</i>	<i>PD6</i>	<i>ICP*</i>	Вход захвата таймера <i>T1</i>
<i>OC1</i>	—	<i>PB3</i>	—	<i>PB1</i>	—	—	Выход схемы сравнения таймера <i>T1</i>
<i>OC1A</i>	—	—	—	—	<i>PD5</i>	<i>PD5</i>	Тоже
<i>OC1B</i>	—	—	—	—	<i>PD4</i>	<i>OC1B*</i>	Тоже
<i>OC2</i>	—	—	—	—	<i>PD7</i>	—	Выход схемы сравнения таймера <i>T2</i>
<i>TOSC1</i>	—	—	—	—	<i>PC6</i>	—	Вход для подключения резонатора
<i>TOSC2</i>	—	—	—	—	<i>PC7</i>	—	Выход для подключения резонатора

* Выделенный вывод микроконтроллера (не линия порта ввода/вывода).

В микроконтроллере *AT90C8534* 8-разрядный таймера/счетчика *T0* и 16-разрядный *T1* функционально идентичны и могут использоваться только для формирования временных интервалов.

Каждый таймер/счетчик (кроме таймеров/счетчиков в *AT90C8534*) использует один или более выводов портов ввода/вывода микроконтроллера. При совместном использовании линий портов ввода/вывода с таймерами/счетчиками необходимо самостоятельно сконфигурировать выходы в соответствии с их функциональным назначением (вход/выход).

3.4.2 Таймер T0

8-разрядный таймер/счетчик *T0* может использоваться для формирования временных интервалов или для подсчета числа внешних событий. Структурная схема таймера *T0* приведена на рисунке **Ошибка! Источник ссылки не найден.**



Рисунок 3.5 – Структурная схема таймера/счетчика *T0*

В состав таймера входят: регистр управления (*TCCR0*); счетный регистр (*TCNT0*); блок управления таймером. Флаг переполнения счетного регистра таймера *TOV0* находится в регистре флагов прерываний таймеров *TIFR*. Разрешение и запрещение прерываний от таймера *TO* осуществляются установкой/сбросом флага *TOIE0* регистра *TIMSK*.

Счетный регистр таймера *TCNT0* доступен в любой момент времени как для чтения, так и для записи. При записи в регистр *TCNT0* во время работы таймера счет будет продолжен в следующем за командой записи машинном цикле. После подачи напряжения питания в регистре *TCNT0* находится нулевое значение.

Разряд	7	6	5	4	3	2	1	0
Наименование	-	-	-	-	-	<i>CS02</i>	<i>CS01</i>	<i>CS00</i>
Чтение(R)/Запись(W)	<i>R</i>	<i>R</i>	<i>R</i>	<i>R</i>	<i>R</i>	<i>R/W</i>	<i>R/W</i>	<i>R/W</i>
Начальное значение	<i>0</i>	<i>0</i>	<i>0</i>	<i>0</i>	<i>0</i>	<i>0</i>	<i>0</i>	<i>0</i>

Рисунок 3.6 – Формат регистра *TCCR0*

При переходе таймера из состояния "*\$FF*" в состояние "*\$00*" устанавливается флаг *TOV0* регистра *TIFR* и генерируется запрос на прерывание. Разрешение прерывания осуществляется установкой в "1" разряда *TOIE0* регистра *TIMSK* при установленном флаге общего разрешения прерываний I регистра *SREG*.

Таймер *TO* может работать в двух режимах:

1. Режим таймера. В этом режиме на вход таймера поступают импульсы тактового сигнала микроконтроллера (непосредственно или через делитель).

2. Режим счетчика событий. В этом режиме инкремент содержимого счетного регистра производится по активному фронту сигнала на входе Т0 микроконтроллера.

Выбор режима работы (источника тактового сигнала), а также запуск и остановка таймера осуществляются с помощью разрядов $CS02...CS00$ регистра управления таймером $TCCR0$ (рисунок 3.6), расположенного по адресу \$33 (\$53). Соответствие между состоянием этих разрядов и режимом работы таймера/счетчика приведено в таблице 3.6. Остальные разряды регистра доступны только для чтения и содержат "0".

При использовании таймера в режиме счета внешних событий необходимо помнить, что сигнал, присутствующий на выводе $T0$, синхронизируется с частотой тактового генератора микроконтроллера (состояние вывода $T0$ считывается по нарастающему фронту внутреннего тактового сигнала). Поэтому для обеспечения корректной работы таймера от внешнего сигнала промежутки времени между соседними импульсами должен быть больше периода тактового сигнала микроконтроллера.

Таблица 3.6 – Выбор источника тактового сигнала для таймера Т0

$S02$	$S01$	$S00$	Источник тактового сигнала
			Таймер/счетчик остановлен <i>СК (тактовый сигнал микроконтроллера)</i> <i>СК/8</i> <i>СК/64</i>

			СК/256 СК/1024 Спадающий фронт импульса на выводе $T0^*$ Нарастающий фронт импульса на выводе $T0^*$
--	--	--	---

В модели AT90C8534 значения «110» и «111» разрядов CS02...CS00 зарезервированы (режим счет внешних событий отсутствует).

Обратите внимание, что инкремент содержимого счетного регистра таймера/счетчика при работе в режиме счета внешних событий производится даже в том случае, если вывод $T0$ сконфигурирован как выход. Эта особенность дает пользователю возможность программно управлять процессом счета.

3.4.3 Таймер T1

16-разрядный таймер/счетчик T1 реализует следующие функции:

- формирование временных интервалов (аналогично функции таймера $T0$);
- подсчет числа внешних событий (аналогично функции таймера $T0$);
- входной захвата (*input capture – IC*) – сохранение текущего состояния таймера в отдельном РВВ по внешнему сигналу;
- выходного сравнения (*output compare – OC*) – формирование прерывания при равенстве содержимого счетного регистра заданному значению;
- генерация ШИМ-сигнала.


Существует три варианта рассматриваемого таймера/счетчика в зависимости от модели микроконтроллера. Рассмотрим структуру таймера $T1$ микроконтроллера $AT90S8515$ (рисунок **Ошибка! Источник ссылки не найден.**).

В состав таймера входят четыре 16-разрядных регистра (счетный регистр $TCNT1$, регистр захвата $ICR1$, регистры сравнения $OCR1A$ и $OCR1B$), 16-разрядный компаратор, два 8-разрядных управляющих регистра $TCCR1A$ и $TCCR1B$, а также блок управления таймером.

Два других варианта имеют сокращенный набор устройств.

Все флаги состояния таймера/счетчика (переполнения, совпадения и захвата) находятся в регистре флагов прерываний от таймеров $TIFR$, а разрешение/запрещение прерываний от таймера осуществляется установкой/сбросом соответствующих флагов регистра $TIMSK$.

Счетный регистр таймера $T1$ реализован как суммирующий (в режиме ШИМ — как суммирующий/вычитающий) счетчик и доступен в любой момент времени как для чтения, так и для записи. При записи в регистр $TCNT1$ во время работы таймера счет будет продолжен по следующему за операцией записи импульсу тактового сигнала таймера/счетчика. После подачи напряжения питания в регистре $TCNT1$ находится нулевое значение.



Примечание: Положиции разрядов регистров TIMSK и TIFR показаны условно

Рисунок 3.7 – Структурная схема таймера T1

Физически регистр TCNT1 размещен в двух регистрах TCNT1H:TCNT1L, расположенных по адресам \$2D:\$2C (адреса в адресном пространстве ОЗУ, соответственно, \$4D:\$4C). Чтобы при обращении ЦПУ микроконтроллера к этим регистрам запись или чтение обоих байтов содержимого счетного регистра происходило одновременно, обращение производится с использованием специального 8-разрядного регистре TEMP (этот регистр использует

ся только процессором и программно недоступен). Этот же регистр используется и при обращении к остальным 16-разрядным регистрам таймера/счетчика *T1*: *OCR1 (OCR1A и OCR1B)* и *ICR1*. Прерывания на время обращения к любому из этих регистров должны быть запрещены.

Запись в регистр *TCNT1*. При записи старшего байта значения в регистр *TCNT1H* он помещается в регистр *TEMP*. Далее, при записи младшего байта в регистр *TCNT1L* он объединяется с содержимым регистра *TEMP* и оба байта записываются в регистр *TCNT1* одновременно. Из сказанного видно, что для выполнения полного цикла записи в 16-разрядный регистр первым должен быть загружен старший байт (регистр *TCNT1H*).

Чтение регистра *TCNT1*. При чтении регистра *TCNT1L* (младший байт) содержимое регистра *TCNT1H* пересылается в регистр *TEMP*. А при последующем чтении регистра *TCNT1H* возвращается значение, сохраненное в регистре *TEMP*. Следовательно, для выполнения полной операции чтения 16-разрядного регистра первым должен быть прочитан младший байт (регистр *TCNT1L*).

Управление таймером/счетчиком *T1* осуществляется с помощью двух регистров управления *TCCR1A* и *TCCR1B* (в модели *AT90C8534* — с помощью одного регистра *TCCR1*). Эти регистры расположены по адресам *\$2F (\$4F)* (регистр *TCCR1A*) и *\$2E (\$4E)* (регистры *TCCR1B, TCCR1*).

Формат регистра *TCCR1A* приведен на рисунке **Ошибка! Источник ссылки не найден.**, а регистров *TCCR1B* и *TCCR1* — на рисунке **Ошибка! Источник ссылки не найден.**. Неиспользуемые разряды регистров доступны только для чтения.

Разряд	7	6	5	4	3	2	1	0	
Назв.	COM1A1	COM1A0	COM1A1	COM1A0	-	-	PWM11	PWM10	AT90S/LS
Чтен.(R)	R/W	R/W	R/W	R/W	RR	R/W	R/W	R/W	4434
/									AT90S/LS
Зап.(W)									8535
Нач.									AT90S441
значе-									4
ние	0	0	0	0	00	0	0	0	AT90S851
									5

Рисунок 3.8 – Формат регистра TCCR1A

Разряд	7	6	5	4	3	2	1	0
Наименование	ICNC1	ICES1	-	-	CTC1	CS12	CS11	CS10
Чтение(R)/Запись(W)	R/W	R/W	R	R	R/W	R/W	R/W	R/W
Начальное значение	0	0	0	0	0	0	0	0

а)

Разряд	7	6	5	4	3	2	1	0
Наименование	-	-	-	-	CTC1	CS12	CS11	CS10
Чтение(R)/Запись(W)	R	R	R	R	R/W	R/W	R/W	R/W
Начальное значение	0	0	0	0	0	0	0	0

б)

Рисунок 3.9 –Формат регистров: а — TCCR1B; б — TCCR1

По отношению к тактовому сигналу таймер/счетчик T1 может работать в двух режимах:

1. Режим таймера. В этом режиме на вход таймера/счетчика поступают импульсы тактового сигнала микроконтроллера (непосредственно или через предделитель).

2. Режим счетчика событий. В этом режиме инкремент содержимого I счетного регистра производится по активному фрон-

ту сигнала на входе $T1$ микроконтроллера. Выбор источника тактового сигнала, а также запуск и остановка таймера/счетчика осуществляются с помощью разрядов $CS12...CS10$ регистр управления таймером $TCCR1B$ (таблица 3.7).

При использовании внешнего тактового сигнала необходимо помнить, что он синхронизируется с частотой тактового генератора микроконтроллера (состояние вывода $T1$ считывается по нарастающему фронту внутреннего тактового сигнала). Поэтому для обеспечения корректной работы таймера от внешнего сигнала промежуток времени между соседними импульсами должен быть больше периода тактового сигнала микроконтроллера.

Таблица 3.7 – Выбор источника тактового сигнала для таймера $T1$

Регистр $TCCR1B$ ($TCCR1$)			Источник тактового сигнала
$CS12$	$CS11$	$CS10$	
0	0	0	Таймер/счетчик остановлен
0	0	1	СК (тактовый сигнал микроконтроллера)
0	1	0	$СК/8$
0	1	1	$СК/64$
1	0	0	$СК/256$
1	0	1	$СК/1024$
1	1	0	Вывод $T1$, инкремент счетчика - по спадающему фронту импульсе*
1	1	1	Вывод $T1$, инкремент счетчика - по нарастающему фронту импульсе*

*В модели $AT90C8534$ значения «110» и «111» разрядов $CS12...CS10$ зарезервированы (режим счета внешних событий отсутствует).

При использовании внешнего тактового сигнала инкремент содержимого счетного регистра таймера/счетчика производится

даже в том случае, если вывод $T1$ сконфигурирован как выход. Эта особенность дает пользователю возможность программно управлять процессом счета.


3.4.3.1 Режим таймера

Принцип работы таймера $T1$ в этом режиме такой же, как и таймера/ счетчика $T0$. По каждому импульсу, поступающему на тактовый вход таймера/счетчика, производится инкремент содержимого счетного регистра $TCNT1$. При переходе таймера/счетчика из состояния "SFFFF" в состояние "\$0000" устанавливается флаг $TOV1$ регистра $TIFR$ и генерируется запрос на прерывание. Разрешение прерывания осуществляется установкой в "1" разряда $TOIE1$ регистра $TIMSK$ (разумеется, флаг общего разрешения прерываний I регистра $SREG$ также должен быть установлен в "1").

3.4.3.2 Функция захвата (Capture)

Данная функция заключается в сохранении в определенный момент времени состояния таймера/счетчика в регистре захвата $ICR1$. Это действие может производиться либо по активному фронту сигнала на выводе ICP микроконтроллера, либо по сигналу от аналогового компаратора. При этом устанавливается флаг $ICF1$ регистра $TIFR$ генерируется запрос на прерывание. Разрешение прерывания осуществляется установкой в "1" разряда $TICIE1$ регистра $TIMSK$.

Упрощенная структурная схема узла, выполняющего данную функцию, приведена на рисунке **Ошибка! Источник ссылки не найден..**



ACIC - разрешение захвата по ACO; ACO - выход компаратора

Рисунок 3.10 – Структурная схема узла захвата

Для управления схемой захвата используются два разряда регистра *TCCR1B*: *ICNC1* и *ICES1*. Разряд *ICNC1* управляет схемой подавления помех. Если этот разряд сброшен в "0", схема подавления помех выключена и захват производится по первому же активному фронту на выводе *ICP* микроконтроллера. Если же этот разряд установлен в "1", то при появлении активного фронта на выводе *ICP* производится 4 выборки с частотой, равной тактовой частоте микроконтроллера. Захват будет выполнен только в том случае, если все выборки имеют уровень, соответствующий активному фронту сигнала (лог. "1" для нарастающего и лог. "0" для спадающего).

Активный фронт сигнала, т.е. фронт, по которому будет выполнено сохранение содержимого счетного регистра в регистре захвата, определяется состоянием разряда *ICES1*. Если этот разряд сброшен в "0", то активным является спадающий фронт. Если же этот разряд установлен в "1", то активным является нарастающий фронт. Разумеется, вывод *ICP* должен быть сконфигурирован как входной, т.е. разряд регистра управления портом *DDRx*, соответствующий данному выводу, должен быть сброшен в "0".

Физически регистр захвата *ICR1* размещен в двух регистрах *ICR1H:ICR1L*, расположенных по адресам \$27:\$26 (адреса в адресной пространстве ОЗУ соответственно \$47:\$46) и доступных только для чтения. Поскольку регистр захвата является 16-разрядным, при его чтении используется временный регистр *TEMP*. При чтении регистра *ICR1L* (младший байт) содержимое этого регистра пересылается в ЦПУ, а содержимое регистра *ICRH* (старший байт) сохраняется в регистре *TEMP*. При чтении регистра *ICR1H* возвращает значение, сохраненное в регистре *TEMP*. Следовательно, при чтении регистра *ICR1* первым должен быть прочитан регистр *ICR1L*. Прерывания на время обращения к регистру *ICR1* должны быть запрещены.

3.4.3.3 Функция сравнения (Compare)

Данная функция заключается в непрерывном (каждый машинный цикл) сравнении содержимого счетного регистра таймера/счетчика с числом, находящемся в регистре сравнения. При совпадении содержимого этих регистров устанавливается флаг соответствующего прерывания, а также могут выполняться другие действия.

Количество регистров сравнения, а также их названия отличаются в различных моделях микроконтроллеров (см. таблицу 3.8). Причем в моделях, имеющих по два регистра сравнения, операция сравнения производится независимо для каждого регистра.

Если состояние таймера становится равным числу, находящемуся в регистре сравнения, то в следующем машинном цикле устанавливается соответствующий этому регистру флаг прерыва-

ния в регистре *TIFR* для регистра *OCR1* – флаг *OCF1*, для регистра *OCR1A* – флаг *OCF1A*, для регистра *OCR1B* – флаг *OCF1B*) и генерируется запрос на прерывание. Разрешение прерываний осуществляется установкой в "1" соответствующих флагов регистра *TIMSK* (*OCIE1*, *OCIE1A* и *OCIE1B* для регистров *OCR1*, *OCR1A* и *OCR1B* соответственно).

Таблица 3.8 – Регистры сравнения таймера/счетчика T1

Модель	Регистр сравнения	
	первый	второй
<i>T90S2313</i>	<i>OCR1A</i>	
<i>T90S/LS2333 -T90S/LS4433</i>	<i>OCR1</i>	
<i>-T90S/LS4434 -T90S/LS8535</i>	<i>OCR1A</i>	<i>OCR1B</i>
<i>T90S4414/8515</i>	<i>OCR1A</i>	<i>OCR1B</i>

Наряду с установкой флага в регистре *TIFR* при равенстве счетного регистра и регистра сравнения могут выполняться и другие действия:

- сброс таймера/счетчика (только для регистров *OCR1* и *OCR1A*);
- изменение состояния определенного вывода микроконтроллера (для всех регистров).

Поведение микроконтроллера, т.е. выполнение или невыполнение указанных действий, определяется несколькими разрядами регистров управления *TCCR1A* и *TCCR1B*. Названия этих разрядов и их описание приведены в таблице 3.9.

Каждый регистр сравнения размещается в двух регистрах ввода-вывода PBB:

- *OCR1* – *OCR1H:OCR1L*, адреса \$2B:\$2A (\$4B:\$4A);
- *OCR1A* – *OCR1AH:OCR1AL*, адреса \$2B:\$2A (\$4B:\$4A);

– *OCR1B – OCR1BH:OCR1BL*, адреса \$29:\$28 (\$49:\$48).

Поскольку регистры сравнения являются 16-разрядными, при их чтении и записи используется временный регистр *TEMP*. При записи регистра сравнения первым должен записываться регистр *OCR1xH* (старший байт), а при чтении первым должен считываться регистр *OCR1xL* (младший байт). Прерывания на время обращения к регистру сравнения должны быть запрещены.

3.4.3.4 Режим ШИМ

В этом-режиме таймер *T1* представляет собой одинарный или двойной, в зависимости от модели, широтно-импульсный модулятор. Широтно-импульсная модуляция является одним из видов непрерывной импульсной модуляции, при котором ширина импульса пропорциональна значению модулирующего сигнала. Соответственно в данном случае широтно-импульсная модуляция заключается в генерировании сигнала с программируемыми частотой и скважностью.

Для перевода таймера *T1* в режим ШИМ и задания частоты ШИМ-сигнала используются разряды *PWM11:PWM10* регистра управления таймером *TCCR1A*. Соответствие между состоянием этих разрядов и режимом работы таймера/счетчика *T1* приведено в таблице 3.10.

Таблица 3.9 – Управление работой схемы сравнения таймера $T1$

Регистр	Название	Модель AT90 ...	Описание			
TCR1A	COM1A1, COM1A0	S2313 S4434 LS4434 S8535 LS8535 0S4414 S8515	Управление выводом OC1A (OC1)* микроконтроллера Состояние этих разряд. определяет поведение вывода OC1A (OC1) при совпадении содержимого счет. рег. и рег. сравнен. OCR1A (OCR1). При изменении состояния этих разряд. соответствующее прерывание от компарат. тайм. рекомендуется запретить (во избежание ложной генерации прерывания). Чтобы тайм. мог управлять этим выводом, он должен быть сконфигурирован как выходной. Поведение вывода задается следующим образом:			
		COM11, COM10	S2333 LS2333 S4433	COM1A1 (COM11)	COM1A0 (COM10)	Описание
			0	0	Таймер/счетчик $T1$ отключен от вывода OC1A (OC1)	
			0	1	Состояние вывода меняется на противоположное	
			1	0	Вывод сбрасывается в «0»	
	1		1	Вывод устанавливается в «1»		
	5,4	COM1B1, COM1B0	S4434 LS4434 S8535 LS8535 S4414 S8515	Управление выводом OC1B микроконтроллера Состояние этих разр. определяет поведение вывода OC1B при совпадении содержимого счет. рег. и рег. сравн. OCR1B. При изменении состояния этих разр. соответствующее прерывание от компар. таймера рекомендуется запретить (во избежание ложной генерации прерывания). Чтобы таймер мог управлять этим выводом, он должен быть сконфиг. как выходной. Поведение вывода задается следующим образом:		
			COM1B1	COM1B0	Описание	
			0	0	$T1$ отключен от вывода OC1B	
			0	1	Сост. вывода меняется на противоположное	
1			0	Вывод сбрасывается в «0»		
1	1	Вывод устанавливается в «1»				

<i>TCCR1B</i>	3	<i>TC1</i>	Все	Сброс таймера/счетчика Если этот разряд установлен в «1», то при совпадении содержимого счетного регистра и регистра сравнения <i>OCR A (OCR1)</i> производится сброс таймера в состояние «\$0000»**
---------------	---	------------	-----	--

* Для *AT90S2313*, *AT90S/LS2333* и *AT90S/LS2343* — *OC1*, для *AT90S/LS4434*, *AT90S/LS8535* и *AT90S4414/8515* — *OC1 A*.

** Поскольку сброс выполняется в маш. цикле, следующем за тем, во время которого произошло совпадение, поведение таймера зависит от установленного коэффициента деления предделителя таймера (см. табл. 3.7). При коэффициенте деления, равном 1, состояние таймера меняется следующим образом:

... → *C-2* → *C-1* → *C* → 0 → 1 → ...; а при коэффициенте деления, не равном 1:

... → (*C-2*, ..., *C-2*) → (*C-1*, ..., *C-1*) → (*C*, 0, ..., 0) → ..., где *C* — число, находящееся в регистре сравнения.

Для генерации сигнала с ШИМ используется схема сравнения таймера, поэтому в моделях *AT90S2313*, *AT90S/LS2333* и *AT90S/LS4433* модулятор является одинарным (один регистр сравнения), а в моделях *AT90S/LS4434*, *AT90S/LS8535* и *AT90S4414/8515* – двоярным (два регистра сравнения).

Сигнал ШИМ снимается с выхода схемы сравнения таймера. В рассматриваемом режиме счетный регистр таймера функционирует как реверсивный счетчик, модуль счета которого (*TOP*) зависит от режима работы модулятора. Значение модуля счета и соответствующая частота ШИМ-сигнала для каждого режима работы модулятора приведены в таблице 3.11.

Таблица 3.10 – Управление режимом ШИМ таймера T1

Регистр <i>TCCR1A</i>		Описание
<i>PWM11</i>	<i>PWM10</i>	
0	0	Режим ШИМ таймера/счетчика T1 выключен
0	1	8-разрядный широтно-импульсный модулятор

1	0	9-разрядный широтно-импульсный модулятор
1	1	1 0-разрядный широтно-импульсный модулятор

Таблица 3.11 –Модуль счета счетного регистра и частота ШИМ-сигнала

Разрешение модулятора	Модуль счета (TOP)	Частота ШИМ-сигнала
8 разрядов	$\$00FF (255)$	$f_{TCK1} / 510$
9 разрядов	$\$01FF (511)$	$f_{TCK1} / 1022$
10 разрядов	$\$03FF (1023)$	$f_{TCK1} / 2046$

Примечание: f_{TCK1} — частота тактового сигнала таймера/счетчика T1.

При работе таймера T1 в режиме ШИМ состояние счетного регистра изменяется от \$000 до значения TOP, а затем снова до \$000 после чего цикл повторяется. При равенстве состояния счетчика и содержимого регистра сравнения состояние соответствующего этому регистру вывода микроконтроллера изменяется согласно таблице 3.12 (рисунок 3.11). Таким образом, длительность импульса равна удвоенному значению содержимого регистра сравнения.

Таблица 3.12 – Поведение выходов схемы сравнения в режиме ШИМ

Регистр TCCR1A		Поведение вывода OC1x (OC1)
COM1x1 (COM11)	COM1x0 (COM10)	
0	0	Таймер/счетчик T1 отключен от вывода

0	1	Таймер/счетчик $T1$ отключен от вывода
1	0	Сбрасывается в «0» при прямом счете и устанавливается в «1» при обратном счете (неинвертированный ШИМ-сигнал)
1	1	Устанавливается в «1» при прямом счете и сбрасывается в «0» при обратят счете (инвертированный ШИМ-сигнал)

Примечание: x – А или В.

Соответственно если в счетный регистр записать значение \$000 или TOP, то при следующем совпадении состояния счетчика и содержимого регистра сравнения выход схемы сравнения переключится в устойчивое состояние согласно таблице 3.13.

Таблица 3.13 – Устойчивые состояния выхода схемы сравнения

Регистр $TCCR1A$		Регистр $OCR1x$ ($OCR1$)	Состояние вывода $OC1x$ ($OC1$)
$COMU1$ ($COM1$)	$COMU0$ ($COM10$)		
1	0	\$000	0
1	0	TOP	1
1	1	\$000	1
1	1	TOP	0

Примечание: x — А или В.

Особенностью работы таймера/счетчика $T1$ в режиме ШИМ является то, что при записи в регистр сравнения младшие 10 разрядов записываемого числа на самом деле сохраняются в специальном временном регистре (не путать с регистром $TEMP$). А изменение содержимого регистра сравнения происходит только в момент достижения счетчиком максимального значения (TOP). Благодаря такому решению исключается появление несимметричных выбросов сигнала на выходе модулятора (помех), которые

были бы неизбежны при непосредственной записи в регистр сравнения.

Соответственно при чтении регистра сравнения в промежутке между записью в него и его действительным изменением возвращается содержимое временного регистра. То есть всегда возвращается значение, записанное последним.

При работе таймера $T1$ в режиме ШИМ может генерироваться прерывание по переполнению счетного регистра таймера, а также прерывания от схемы сравнения.




Рисунок 3.11 – Формирование ШИМ-сигнала

Флаги прерываний устанавливаются в «1» при изменении счетчиком направления счета: флаг $TOV1$ — в точке $\$000$, а флаги $OCF1$ (для регистра $OCR1$), $OCF1A$ (для регистра $OCR1A$) и $OCF1B$ (для регистра $OCR1B$) — в точке TOP . Разрешение и обработка соответствующих прерываний выполняются как обычно.

3.4.4 Сторожевой таймер (WATCHDOG)




Рисунок 3.12 – Структурная схема сторожевого таймера

Основная функция сторожевого таймера – защита устройства от сбоев. Благодаря сторожевому таймеру можно прервать выполнение зациклившейся программы или выйти из других непредвиденных ситуаций, препятствующих нормальному выполнению программы.

Структурная схема сторожевого таймера приведена на рисунке **Ошибка! Источник ссылки не найден..**

Сторожевой таймер имеет независимый генератор, поэтому он работает даже во время нахождения микроконтроллера в режиме *Power Down*. Частота этого генератора зависит от напряжения питания устройства, температуры, технологического разброса. Типовое значение частоты равно 1 МГц при $f_{cc} = 5.0$ В и 350 кГц при $V_{cc} = 3.0$ В.

Если сторожевой таймер включен, то через определенные промежутки времени (при наступлении тайм-аута) выполняется

сброс микроконтроллера. Чтобы избежать сброса микроконтроллера при нормальном выполнении программы, сторожевой таймер необходимо регулярно сбрасывать через промежутки времени, меньше его периода. Сброс сторожевого таймера осуществляется командой *WDR*.

Для управления сторожевым таймером предназначен регистр *WDTCR*, расположенный по адресу \$21 (\$41). Формат этого регистра приведен на рисунке 3.13.

Разряд	7	6	5	4	3	2	1	0
Наименование	-	-	-	<i>WDTOE</i>	<i>WDE</i>	<i>WDP2</i>	<i>WDP1</i>	<i>WDPO</i>
Чтение(<i>R</i>)/ Запись(<i>W</i>)	<i>R</i>	<i>R</i>	<i>R</i>	<i>R/W</i>	<i>R/W</i>	<i>R/W</i>	<i>R/W</i>	<i>R/W</i>
Начальное значение	0	0	0	0	0	0	0	0

Рисунок 3.13 – Формат регистра *WDTCR*

Для включения/выключения сторожевого таймера используются два разряда регистра *WDTCR* – *WDE* и *WDTOE*. Если разряд *WDE* установлен в "1", сторожевой таймер включен, если сброшен в "0" – выключен. Непосредственно перед включением таймера рекомендуется также выполнять его сброс командой *WDR*.

Чтобы избежать непреднамеренного выключения таймера счетчика, предназначен разряд *WDTOE*. Дело в том, что выключение сторожевого таймера (сброс разряда *WDE*) можно осуществить только при установленном разряде *WDTOE*. Причем через 4 машинных цикла после установки в "1" этот разряд аппаратно сбрасывается, благодаря чему практически исчезает возможность случайного выключения сторожевого таймера.

Исходя из сказанного, для выключения сторожевого таймера рекомендуется следующая последовательность действий:

- одной командой записать лог. "1" в разряды *WDE* и *WDTOE*;
- в течение следующих четырех машинных циклов записать лог. "0" в разряд *WDE*.

Период наступления тайм-аута сторожевого таймера задается с помощью разрядов *WDP2...WDPO* регистра *WDTCR* согласно таблицы 3.14.

Чтобы избежать непреднамеренного сброса микроконтроллера при изменении периода сторожевого таймера, необходимо перед записью разрядов *WDP2:WDPO* либо запретить работу сторожевого таймера, либо сбросить его.

Таблица 3.14 – Задание периода сторожевого таймера

<i>WDP2</i>	<i>WDP1</i>	<i>WDPO</i>	Число тактов генератора	Период наступления тайм-аута (типичное значение)	
				<i>V_{CC}</i> = 3.0 В	<i>V_{CC}</i> = 5.0 В
0	0	0	16-1024	47 мс	15 мс
0	0	1	32-1024	91 мс	30 мс
0	1	0	64-1024	0.19с	60 мс
0	1	1	128-1024	0.38с	0.12с
1	0	0	256-1024	0.75с	0.24с
1	0	1	512-1024	1.5с	0.49с
1	1	0	1024-1024	3.0с	0.97с
1	1	1	2048-1024	6.0с	1.9с

3.4.5 Формирование временных интервалов

Для программирования временных интервалов необходимо загрузить в счетчик соответствующее значение и определить ко-

эффицент деления предделителя. Для расчета величины временной задержки τ используется формула (при однократном запуске таймера):

$$\tau = \frac{(2^n - A_{init}) \cdot k}{F},$$

где n – разрядность счетчика соответствующего таймера; A_{init} - начальная установка таймера; k - коэффициент деления предделителя; F – частота генератора микроконтроллера.

Значение начальной установки таймера, которое необходимо загрузить в счетчик, определяется по формуле:

$$A_{init} = 2^n - (\tau \cdot F / k).$$

При этом точность формирования временного интервала $\Delta\tau$ определяется отношением $\Delta\tau = k / F$.

Рассмотрим пример программы формирования временного интервала с использованием восьмиразрядного таймера $T0$ микроконтроллера $AT90S8515$ ($n=8$).

Пусть требуется получить интервал $T=1.5$ мкс. Тогда начальная установка таймера A_{init} будет равна

$$A_{init} = 2^8 - (1.5 \cdot 10^{-6} \cdot 4 \cdot 10^6 / 1) = 256 - 6 = 250$$

или в шестнадцатеричной системе счисления – FA .

3.4.6 Программа формирования временного интервала

```

;Программа формирования временного интервала
;-----
.include "8515def.inc"
    rjmp RESET ;Reset Handle
;-----
    
```

```

.ORG $7          ;вектор прерывания по переполнению таймера T0
    rjmp TIME0

RESET:

.def temp=r16

    ldi temp,low(RAMEND)    ;инициализируем указатель стека
    out     SPL,temp
    ldi temp,high(RAMEND)
    out     SPH,temp
    sei                    ;установка глобального флага прерываний
    ldi r17,256-6          ;запись числа Ainit в регистр r17
    out TCNT0,r17
    ldi r17,2              ;разрешение прерывания от таймера T0
    out TIMSK,r17
    sbi DDRA,0             ;установка вывода PORTA.0 на вывод
    ldi r17,1              ;пуск счетчика путем записи кода (001)2 в разряды
    out TCCR0,r17;CS02...CS00 регистра управления таймером
TCCR0
    sbi PORTA,0           ;установка вывода PORTA.0 в состояние "1"
    nop                   ;произвольная программа (пустые коман-
ды)
    nop
    nop
    nop
    nop
    rjmp RESET1
    
```

;Подпрограмма обработки прерывания по переполнению счетчика таймера $T0$

TIME0:

cbi PORTA,0 ;сброс вывода *PORTA.0* в состояние "0"

cli ;глобальное запрещение прерываний

ldi r17,0

out TIMSK,r17 ; запрещение прерываний от таймера $T0$

out TCCR0,r17 ;остановка счетчика таймера $T0$

reti ;выход из подпрограммы

RESET1:

3.5 Встроенный универсальный асинхронный приемопередатчик

Для приема и передачи данных в асинхронном последовательном формате (рисунок 3.14) AVR-микроконтроллеры содержат универсальный асинхронный приемопередатчик (*Universal Asynchronous Receiver and Transmitter - UART*).



Рисунок 3.14 – Асинхронный последовательный формат передачи данных

Этот периферийный узел называют адаптером последовательного канала. Отличительными особенностями его работы являются:

- наличие программно управляемого тактового генератора, специализированного только для обслуживания *UART*, обеспечивающего большой набор тактовых частот и возможность передачи данных на высоких частотах даже при низкой системной тактовой частоте;
- способность работы в дуплексном режиме (одновременная передача и прием данных);
- возможность передавать как 8-и, так и 9-битные данные;
- фильтрация помех на входе путем многократного опроса каждого бита;
- аппаратная фиксация ошибок переполнения и кадрирования (ложный стоп-бит) при приеме данных;
- формирование трех различных прерываний с индивидуальными адресами векторов прерывания: при завершении передачи (*TX Complete*), при завершении приема (*RX Complete*) и при освобождении регистра данных передатчика (*TX Data Register Empty*).

На рисунках 3.15 и **Ошибка! Источник ссылки не найден.** приведены программные модели передатчика и приемника *UART*. Управление приемопередатчиком осуществляется посредством двух регистров: регистра статуса *USR* (таблица 3.15) и регистра управления *UCR* (таблица 3.16). Регистр статуса *USR* доступен только по чтению и обеспечивает информацию о состоянии *UART*.




Рисунок 3.16 – Программная модель приемника *UART*

Формат асинхронной передачи (рисунок 3.14) позволяет после 8 бит данных передавать один служебный бит, который, например, может быть битом четности или дополнительным стоп-битом. В *AVR*-микроконтроллерах такой режим 9-битного обмена задается одновременно и для передачи, и для приема данных установкой бита *CHR9=1* в регистре управления *UCR*.

Передатчик и приемник *UART* содержат по одному буферному регистру данных *UDR* (*UART Data Register*) (рисунки 3.15, **Ошибка! Источник ссылки не найден.**). Регистр данных приемника *UDR* и регистр данных передатчика *UDR* - это два физически отдельных регистра, имеющих один адрес в адресном пространстве регистров ввода/вывода. Процессор определяет, к какому физическому регистру осуществлять обращение по типу выполняемой операции. При выводе (команда *OUT UDR, Rx*) данные записываются в регистр данных передатчика *UDR*, а при считывании

вании (команда *IN Rx, UDR*) выборка осуществляется из регистра данных приемника.

 Таблица 3.15 – Регистр статуса *USR*

Разряд	Название бита	Выполняемые функции
<i>USR.0</i>	-	Резервный бит, 0
<i>USR.1</i>	-	Резервный бит, 0
<i>USR.2</i>	-	Резервный бит, 0
<i>USR.3</i>	<i>OR (OverRun)</i>	Флаг переполнения. Устанавливается в "1", когда символ поступивший в регистр сдвига приемника, был утерян из за того, что к этому времени предыдущий байт не был считан из регистра данных приемника <i>UDR</i> . Сбрасывается во время переписи байта из регистра сдвига в регистр данных <i>UDR</i> , если между приемом этого байта и предыдущего не было потерь информации.
<i>USR.4</i>	<i>FE (Framing Error)</i>	Флаг ошибки кадрирования. Устанавливается в "1", когда стоп-бит входящего символа равен 0. Сбрасывается, когда стоп-бит полученных данных равен 1
<i>USR.5</i>	<i>UDRE (UART Data Register Empty)</i>	Регистр данных <i>UART</i> пуст. Устанавливается в "1", когда символ, записанный в <i>UDR</i> , послан в регистр сдвига передатчика, и передатчик готов получить новый символ от процессора. Если установлен бит <i>UDRIE</i> в регистре <i>UCR</i> установка <i>UDRE</i> вызовет выполнение соответствующего прерывания. Сбрасывается <i>UDRE</i> записью регистра <i>UDR</i> . Также устанавливается аппаратно после сброса, индицируя готовность передатчика.
<i>USR.6</i>	<i>TXC (UART Transmit Complete)</i>	Флаг завершения передачи <i>UART</i> . Устанавливается в "1" когда передаваемый символ, включая стоп-бит, послан из регистра сдвига передатчика в последовательный канал и новый не был записан в регистр <i>UDR</i> . Если установлен бит <i>TXCIE</i> в регистре <i>UCR</i> , установка <i>TXC</i> вызовет выполнение соответствующего прерывания. Сбрасывается аппаратно при выполнении подпрограммы обработки прерывания.
<i>USR.7</i>	<i>RXC (UART Receive)</i>	Флаг завершения приема <i>UART</i> . Устанавливается в "1" когда принимаемый символ поступил из сдвигающего регистра приемника в регистр <i>UDR</i> независимо от уста

<i>Complete</i>	новки флага <i>FE</i> . Если установлен бит <i>RXCIE</i> , установка <i>RXC</i> вызовет выполнение соответствующего прерывания. Сбрасывается <i>RXC</i> при считывании данных из <i>UDR</i> .
-----------------	---

Передача в последовательный канал инициируется записью байта в регистр данных передатчика *UDR* (рисунок 3.15). Все остальные операции по преобразованию данных из параллельной формы в последовательную и формированию кадра передачи байта берет на себя передатчик *UART*. Он переписывает данные из регистра *UDR* в регистр сдвига передатчика, где к ним автоматически добавляются старт-бит, стоп-бит и, если установлен режим 9-битной передачи, бит *TXB8* из регистра *UCR*.

Если в момент записи *UDR* регистр сдвига уже освободился от передачи предыдущего байта, то данные переписываются из *UDR* в регистр сдвига немедленно. В противном случае перепись осуществляется лишь после того, как стоп-бит передаваемого в настоящий момент байта появится на выводе *TXD*.

Когда данные посылаются в регистр сдвига из *UDR*, устанавливается бит *UDRE* (*UART Data Register Empty*) в регистре статуса *USR* (*UART Status Register*), что означает, что *UART* готов получить от процессора новый байт. Когда процессор записывает очередной байт в регистр данных *UDR*, флаг *UDRE* автоматически сбрасывается. Если же новые данные не будут записаны в *UDR* к тому времени, как закончится передача текущего байта из регистра сдвига, то дополнительно к установленному флагу *UDRE* устанавливается флаг окончания передачи *TXC* (*TX Complete Flag*) в регистре *USR*.

Приемник *UART* выполняет операции по преобразованию входных данных из последовательной формы в параллельную. Он

производит предварительную выборку сигнала на входе *RXD* с частотой, в 16 раз большей скорости обмена (рисунок **Ошибка! Источник ссылки не найден.**).

Когда линия последовательной передачи свободна (данные не передаются), она находится в состоянии логической "1". Выборка приемником логического "0" после того, как линия была свободна, интерпретируется как срез старт-бита и инициирует последовательность определения старт-бита. Приемник, считая от первой нулевой выборки, анализирует 8-ю, 9-ю и 10-ю выборки. При обнаружении двух или более логических "1" в этих трех выборках старт-бит воспринимается как импульсная помеха, и приемник начинает следить за следующим перепадом "1/0".

Если старт-бит фиксируется, то затем осуществляется распознавание бит данных, причем для каждого бита также анализируются три значения входного сигнала в выборках 8, 9 и 10, считая от начала бита. За истинное значение бита принимается логическое значение, которое появилось хотя бы в двух выборках. Такие значения, полученные в результате голосования, последовательно посылаются в регистр сдвига приемника.

При поступлении стоп-бита результатом голосования трех выборок должна быть логическая "1". Если обнаружены хотя бы два логических "0", устанавливается флаг ошибки кадрирования *FE (Framing Error)* в регистре *USR*. Независимо от того, выявлен или нет стоп-бит в конце цикла приема байта, данные посылаются в регистр данных приемника *UDR* (рисунок **Ошибка! Источник ссылки не найден.**) и устанавливается флаг завершения приема *RXC (Receive Complete)* в регистре *USR*.



Рисунок 3.17 – Выборки входного сигнала

 Таблица 3.16 – Таблица 2: Регистр управления *UCR*

Разряд	Название бита	Выполняемые функции
<i>UCR. 0</i>	<i>TXB8 (Transmit Data Bit8)</i>	Является 9-м битом передаваемого символа при 9-битном режиме передачи.
<i>UCR. 1</i>	<i>RXC8 (Receive Data Bit8)</i>	Является 9-м битом принимаемого символа при 9-битном режиме передачи.
<i>UCR. 2</i>	<i>CHR9 (9 Bit Character s)</i>	Если установлен в "1", то передаваемый и принимаемый символы имеют длину 9 бит плюс старт- и стоп-биты. 9-й бит читается и записывается с помощью битов <i>RXB8</i> и <i>TXB8</i> соответственно. 9-й бит данных может быть использован в качестве дополнительного стоп-бита или бита четности.
<i>UCR. 3</i>	<i>TXEN (Transmitter Enable)</i>	Разрешение передачи <i>UART</i> , если установлен в "1". Запрет передатчика во время передачи произойдет после того, как символ в регистре сдвига и следующий символ в регистре <i>UDR</i> будут полностью посланы в последовательный канал.
<i>UCR. 4</i>	<i>RXEN (Receiver Enable)</i>	Разрешение приема <i>UART</i> , если установлен в "1". Если прием запрещен, флаги статуса <i>TXC</i> , <i>OR</i> , <i>FE</i> не могут быть установлены. Если же они установлены, то их сброс не произойдет после запрета приема.
<i>UCR. 5</i>	<i>UDRIE (UDR Empty)</i>	Установка этого бита и бита <i>UDRE</i> в "1" вызовет выполнение соответствующего прерывания, если установлен глобальный флаг разрешения преры-

	<i>Int. Enable)</i>	ваний.
<i>UCR. 6</i>	<i>TXCIE (TX Complete Int. Enable)</i>	Установка этого бита и бита <i>TXC</i> в "1" вызовет выполнение соответствующего прерывания, если установлен глобальный флаг разрешения прерываний.
<i>UCR. 7</i>	<i>RXCIE (RX Complete Int. Enable)</i>	Установка этого бита и бита <i>RXC</i> в "1" вызовет выполнение соответствующего прерывания, если установлен глобальный флаг разрешения прерываний.

Таблица 3.17 – Программирование регистра UBRR для различных системных тактовых частот

Baud Rate	1 MHz	Error, %	1.8432 MHz	Error, %	2 MHz	Error, %	2.4576 MHz	Error, %
2400	<i>UBRR=2</i>	0.2	<i>UBRR=47</i>	0.0	<i>UBRR=51</i>	0.2	<i>UBRR=63</i>	0.0
4800	<i>UBRR=1</i>	0.2	<i>UBRR=23</i>	0.0	<i>UBRR=25</i>	0.2	<i>UBRR=31</i>	0.0
9600	<i>UBRR=6</i>	7.5	<i>UBRR=11</i>	0.0	<i>UBRR=12</i>	0.2	<i>UBRR=15</i>	0.0
14400	<i>UBRR=3</i>	7.8	<i>UBRR=7</i>	0.0	<i>UBRR=8</i>	3.7	<i>UBRR=10</i>	3.1
19200	<i>UBRR=2</i>	7.8	<i>UBRR=5</i>	0.0	<i>UBRR=6</i>	7.5	<i>UBRR=7</i>	0.0
28800	<i>UBRR=1</i>	7.8	<i>UBRR=3</i>	0.0	<i>UBRR=3</i>	7.8	<i>UBRR=4</i>	6.3
38400	<i>UBRR=1</i>	22.9	<i>UBRR=2</i>	0.0	<i>UBRR=2</i>	7.8	<i>UBRR=3</i>	0.0

57600	<i>UBRR=0</i>	7.8	<i>UBRR=1</i>	0.0	<i>UBRR=1</i>	7.8	<i>UBRR=2</i>	12.5
76800	<i>UBRR=0</i>	22.9	<i>UBRR=1</i>	33.3	<i>UBRR=1</i>	22.9	<i>UBRR=1</i>	0.0
115200	<i>UBRR=0</i>	84.3	<i>UBRR=0</i>	0.0	<i>UBRR=0</i>	7.8	<i>UBRR=0</i>	25.0

Продолжение таблицы 3.17

Baud Rate	3.2768 MHz	Error, %	3.6864 MHz	Error, %	4 MHz	Error, %	4.608 MHz	Error, %
2400	<i>UBRR=84</i>	0.4	<i>UBRR=95</i>	0.0	<i>UBRR=103</i>	0.2	<i>UBRR=111</i>	0.0
4800	<i>UBRR=42</i>	0.8	<i>UBRR=47</i>	0.0	<i>UBRR=51</i>	0.2	<i>UBRR=59</i>	0.0
9600	<i>UBRR=20</i>	1.6	<i>UBRR=23</i>	0.0	<i>UBRR=25</i>	0.2	<i>UBRR=29</i>	0.0
14400	<i>UBRR=13</i>	1.6	<i>UBRR=15</i>	0.0	<i>UBRR=16</i>	2.1	<i>UBRR=19</i>	0.0
19200	<i>UBRR=10</i>	3.1	<i>UBRR=11</i>	0.0	<i>UBRR=12</i>	0.2	<i>UBRR=14</i>	0.0
28800	<i>UBRR=6</i>	1.6	<i>UBRR=7</i>	0.0	<i>UBRR=8</i>	3.7	<i>UBRR=9</i>	0.0
38400	<i>UBRR=4</i>	6.3	<i>UBRR=5</i>	0.0	<i>UBRR=6</i>	7.5	<i>UBRR=7</i>	6.7
57600	<i>UBRR=3</i>	12.5	<i>UBRR=3</i>	0.0	<i>UBRR=3</i>	7.8	<i>UBRR=4</i>	0.0
76800	<i>UBRR=2</i>	12.5	<i>UBRR=2</i>	0.0	<i>UBRR=2</i>	7.8	<i>UBRR=3</i>	6.7
115200	<i>UBRR=1</i>	12.5	<i>UBRR=1</i>	0.0	<i>UBRR=1</i>	7.8	<i>UBRR=2</i>	20.0

Продолжение таблицы 3.17

Baud Rate	7.3728 MHz	Error, %	8 MHz	Error, %	9.216 MHz	Error, %	11.059 MHz	Error, %
2400	<i>UBRR=191</i>	0.0	<i>UBRR=207</i>	0.2	<i>UBRR=239</i>	0.0	<i>UBRR=287</i>	--
4800	<i>UBRR=95</i>	0.0	<i>UBRR=103</i>	0.2	<i>UBRR=119</i>	0.0	<i>UBRR=143</i>	0.0
9600	<i>UBRR=47</i>	0.0	<i>UBRR=51</i>	0.2	<i>UBRR=59</i>	0.0	<i>UBRR=71</i>	0.0
14400	<i>UBRR=31</i>	0.0	<i>UBRR=34</i>	0.8	<i>UBRR=39</i>	0.0	<i>UBRR=47</i>	0.0

19200	<i>UBRR=23</i>	0.0	<i>UBRR=25</i>	0.2	<i>UBRR=29</i>	0.0	<i>UBRR=35</i>	0.0
28800	<i>UBRR=15</i>	0.0	<i>UBRR=16</i>	2.1	<i>UBRR=19</i>	0.0	<i>UBRR=23</i>	0.0
38400	<i>UBRR=11</i>	0.0	<i>UBRR=12</i>	0.2	<i>UBRR=14</i>	0.0	<i>UBRR=17</i>	0.0
57600	<i>UBRR=7</i>	0.0	<i>UBRR=8</i>	3.7	<i>UBRR=9</i>	0.0	<i>UBRR=11</i>	0.0
76800	<i>UBRR=5</i>	0.0	<i>UBRR=6</i>	7.5	<i>UBRR=7</i>	6.7	<i>UBRR=8</i>	0.0
115200	<i>UBRR=3</i>	0.0	<i>UBRR=3</i>	7.8	<i>UBRR=4</i>	0.0	<i>UBRR=5</i>	0.0

Если символ принят регистром сдвига, а предыдущая посылка еще не считана из регистра данных приемника *UDR*, то устанавливается флаг переполнения *OR (OverRun)* в регистре *USR*. Это означает, что последний байт данных, принятый регистром сдвига, не мог быть передан в регистр данных приемника *UDR* и был потерян.

Если установлен 9-битный режим обмена, 9-й бит регистра сдвига приемника загружается в бит *RXB8* регистра *UCR*.

Для выявления ошибок переполнения, которые могут возникать при высоких частотах передачи или при большой загрузке процессора, бит *OR* следует опрашивать после считывания регистра *UDR*. При этом состояние бита *OR=0* будет говорить, что между последними двумя байтами, считанными из *UDR*, не было потерь информации.

Напротив, состояние бита *OR=1* информирует процессор о том, что между последним и предпоследним байтами, считанными из *UDR*, были безвозвратно потеряны один или более байт. Обработкой такой ситуации может быть, например, запрос на повтор-

ную передачу утерянных данных. После того, как в регистр *UDR* успешно запишутся подряд два байта, бит *OR* снова сбросится.

Для тактирования приемопередатчика *UART AVR*-микроконтроллеры содержат специализированный программно управляемый тактовый генератор, который является делителем системной тактовой частоты и задает скорость обмена в соответствии со следующим уравнением:

$$BAUD = f_{ck} / (16(UBRR+1)),$$

где: *BAUD* - скорость обмена, бод; *f_{ck}* - частота тактового генератора микроконтроллера, МГц; *UBRR* - содержимое 8-битного доступного для записи регистра *UBRR* (0 - 255).

Таким образом, для задания скорости передачи или приема необходимо записать в регистр *UBRR* определенное числовое значение. В таблице 3.17 приведены эти значения для получения типовых скоростей обмена при разных системных тактовых частотах.

4 ЗАДАНИЕ НА ПРОВЕДЕНИЕ ИССЛЕДОВАНИЙ

Исследование команд и отдельных узлов микроконтроллера выполняется по следующему алгоритму:

1. Изучите теоретический материал по соответствующей теме и программ исследования, а также получите задание на проведение исследования.
2. Составьте программу на ассемблере для исследования.
3. Откройте среду разработки AVR Studio.
4. Создайте новый проект для исследования.
5. Наберите текст программы в окне ассемблера или откройте файл с текстом программы в AVR Studio.
6. Откомпилируйте программу.
7. Запустите выполнение программы и наблюдайте за изменением содержимого регистров и портов.
8. Выведите на экран окна просмотра содержимого регистров и портов.
9. Остановите выполнение программы и сохраните проект.
10. Оформите отчет, в котором должны быть:
 - 10.1 название; цель работы;
 - 10.2 краткие теоретические сведения об объекте исследования (схемы, таблицы, логика работы);
 - 10.3 листинг программы с комментариями, а также состояние задействованных регистров на каждом шаге выполнения программы;
 - 10.4 выводы по работе.

ЛИТЕРАТУРА

1. Микропроцессорные системы: Учебное пособие для вузов / Александров Е.К., Грушвицкий Р.И., Куприянов М.С. и др.; Под общ. ред. Пузанкова Д.В. – СПб.: Политехника, 2002. – 935 с.: ил.
2. Основы микропроцессорной техники / Новиков Ю.В., Ско-робогатов П.К. / М.: ИНТУИТ.РУ. "Интернет-Университет Инфор-мационных технологий", 2003. – 440 с.: ил.
3. Кривченко И. AVR - микроконтроллеры: очередной этап на пути развития
4. <http://www.atmel.com/atmel/products/prod23.htm>
5. Ефстифеев А.В. Микроконтроллеры AVR семейства Classic фирмы "Atmel". М.: Издательский дом "Додека – XXI", 2002. – 288 с.: ил.
6. Голубцов М.С. Микроконтроллеры AVR: от простого к сложному, М. 2003. – 456 с.
7. <http://www.atmel.ru/Disks/AVR%20Technical%20Library/index.html> .
8. Трофименко В.Н., Трофименко Е.Н. Цифровые устройства и микропроцессоры: *Учебно-методическое пособие. Ч. 1.* Издание второе перераб. и доп. – Ростов-на-Дону: РИО РТИСТ ФГБОУ ВПО «ЮРГУЭС», 2012. – 88 с.

ПРИЛОЖЕНИЕ

Таблица П.1 – РВВ моделей *AT90S1200*, *AT90S2313*,
AT90S/LS2323 и *AT90S/LS2343*

Название	Функция	Адрес		
		AT90S1200	AT90S2313	AT90S/LS2323AT90S/LS2343
<i>ACSR</i>	Регистр управления и состояния аналогового компаратора	<i>\$08</i>	<i>\$08 (\$28)</i>	
<i>DDRB</i>	Регистр направления данных порта В	<i>\$17</i>	<i>\$17 (\$37)</i>	<i>\$17 (\$37)</i>
<i>DDRD</i>	Регистр направления данных порта D	<i>\$11</i>	<i>\$11 (\$31)</i>	—
<i>EEAR</i>	Регистр адреса EEPROM	<i>\$1E</i>	<i>\$1E(\$3E)</i>	<i>\$1E(\$3E)</i>
<i>EECR</i>	Регистр управления EEPROM	<i>\$1C</i>	<i>\$1C ДОС</i>	<i>\$1C (\$30)</i>
<i>EEDR</i>	Регистр данных EEPROM	<i>\$10</i>	<i>\$1D (\$3D)</i>	<i>\$10 (\$30)</i>
<i>GIFR</i>	Общий регистр флагов прерываний	—	<i>\$3A (\$5A)</i>	<i>\$3A (\$5A)</i>
<i>GIMSK</i>	Общий регистр маски прерываний	<i>\$3B</i>	<i>\$3B (\$5B)</i>	<i>\$3B (\$5B)</i>
<i>ICR1H</i>	Регистр захвата таймера/счетчика 1 (старший байт)	—	<i>\$25 (\$45)</i>	—
<i>ICR1L</i>	Регистр захвата таймера/счетчика 1 (младший байт)	—	<i>\$24 (\$44)</i>	—
<i>MCUCR</i>	Общий регистр управления микроконтроллером	<i>\$35</i>	<i>\$35 (\$55)</i>	<i>\$35 (\$55)</i>
<i>MCUSR</i>	Регистр состояния микроконтроллера	—	—	<i>\$34 (\$54)</i>
<i>OCR1A H</i>	Регистр совпадения выхода 1 (старший байт)	—	<i>\$2B (4B)</i>	—
<i>OCR1A L</i>	Регистр совпадения выхода 1 (младший байт)	—	<i>\$2A (4A)</i>	—
<i>PINB</i>	Выводы порта В	<i>\$15</i>	<i>\$16 (\$36)</i>	<i>\$16 (\$36)</i>
<i>PIND</i>	Выводы порта D	<i>\$10</i>	<i>\$10 (\$30)-</i>	
<i>PORTB</i>	Регистр данных порта В	<i>\$18</i>	<i>\$18 (\$38)</i>	<i>\$18 (\$38)</i>
<i>PORTD</i>	Регистр данных порта D	<i>\$12</i>	<i>\$12 (\$32)</i>	—
<i>SPL</i>	Указатель стека	—	<i>\$30 (\$50)</i>	<i>\$30 (\$50)</i>
<i>SREG</i>	Регистр состояния	<i>\$3F</i>	<i>\$3F (\$5F)</i>	<i>\$3F (\$5F)</i>
<i>TCCR0</i>	Регистр управления таймером/счетчиком 0	<i>\$33</i>	<i>\$33 (\$53)</i>	<i>\$33 (\$53)</i>
<i>TCCR1</i>	Регистр управления А тайме-	—	<i>\$2F (\$4F)</i>	—

<i>A</i>	ром/счетчиком 1			
<i>TCCR1B</i>	Регистр управления таймером/счетчиком 1	—	<i>\$2E (\$4E)</i>	—
<i>TCNT0</i>	Счетный регистр таймера/счетчика 0 (8-разрядный)	<i>\$32</i>	<i>\$32 (\$52)</i>	<i>\$32 (\$52)</i>
<i>TCNT1H</i>	Счетный регистр таймера/счетчика 1	—	<i>\$20 (\$40)</i>	4.1.1 —
<i>TCNT1L</i>	Счетный регистр таймера/счетчика 1 (млад. байт)	—	<i>\$2C (\$4C)</i>	—
<i>TIFR</i>	Регистр флагов прерываний от таймера/счетчика	<i>\$38</i>	<i>\$38 (\$58)</i>	<i>\$38 (\$58)</i>
<i>TIMSK</i>	Регистр маски прерываний от таймера/счетчика	<i>\$39</i>	<i>\$39 (\$59)</i>	<i>\$39 (\$59)</i>
<i>UBRR</i>	Регистр скорости передачи <i>UART</i>	—	<i>\$09 (\$29)</i>	—
<i>UCR</i>	Регистр управления <i>UART</i>	—	<i>\$0A (\$2A)</i>	—
<i>UDR</i>	Регистр данных <i>UART</i>	—	<i>\$0C (\$2C)</i>	—
<i>USR</i>	Регистр состояния <i>UART</i>	—	<i>\$0B (\$2B)</i>	—
<i>WDTCR</i>	Регистр управления сторожевым таймером	<i>\$21</i>	<i>\$21 (\$41)</i>	

Таблица П.2 – РВВ моделей AT90S/LS2333 и AT90S/LS4433

Название	Функция	Адрес
		AT90S/LS2333 AT90S/LS4433
<i>ACSR</i>	Регистр управления и состояния аналогового компаратора	<i>\$08 (\$28)</i>
<i>ADCH</i>	Регистр данных АЦП (старший байт)	<i>\$05 (\$25)</i>
<i>ADCL</i>	Регистр данных АЦП (младший байт)	<i>\$04 (\$24)</i>
<i>ADCSR</i>	Регистр управления и состояния АЦП	<i>\$06 (\$26)</i>
<i>ADMU</i>	Регистр управления мультиплексором АЦП	<i>\$07 (\$27)</i>
<i>DDRB</i>	Регистр направления данных порта <i>B</i>	<i>\$17 (\$37)</i>
<i>DDRC</i>	Регистр направления данных порта <i>C</i>	<i>\$14 (\$37)</i>
<i>ODRD</i>	Регистр направления данных порта <i>D</i>	<i>\$11 (\$31)</i>
<i>EEAR</i>	Регистр адреса <i>EEPROM</i>	<i>\$1E(\$3E)</i>
<i>EECR</i>	Регистр управления <i>EEPROM</i>	<i>\$1C(\$3C)</i>
<i>EEDR</i>	Регистр данных <i>EEPROM</i>	<i>\$10 (\$30)</i>
<i>GIFR</i>	Общий регистр флагов прерываний	<i>\$3A (\$5A)</i>
<i>GIMSK</i>	Общий регистр маски прерываний	<i>\$3B (\$5B)</i>
<i>ICR1H</i>	Регистр захвата таймера/счетчика 1 (старший байт)	<i>\$27 (\$47)</i>
<i>ICR1L</i>	Регистр захвата таймера/счетчика 1 (младший байт)	<i>\$26 (\$46)</i>
<i>MCUCR</i>	Общий регистр управления микроконтроллером	<i>\$35 (\$55)</i>
<i>OCR1H</i>	Регистр совпадения выхода 1 (старший байт)	<i>\$2B (\$4B)</i>
<i>OCR1L</i>	Регистр совпадения выхода 1 (младший байт)	<i>\$2A (\$4A)</i>
<i>PINB</i>	Выходы порта <i>B</i>	<i>\$16 (\$36)</i>
<i>PINC</i>	Выходы порта <i>C</i>	<i>\$13 (\$36)</i>
<i>PIND</i>	Выходы порта <i>D</i>	<i>\$10 (\$30)</i>
<i>PORTB</i>	Регистр данных порта <i>B</i>	<i>\$18 (\$38)</i>
<i>PORTC</i>	Регистр данных порта <i>C</i>	<i>\$15 (\$38)</i>
<i>PORTD</i>	Регистр данных порта <i>D</i>	<i>\$12 (\$32)</i>
<i>SP</i>	Указатель стека	<i>\$30 (\$50)</i>
<i>SPCR</i>	Регистр управления <i>SPI</i>	<i>\$00 (\$20)</i>
<i>SPDR</i>	Регистр данных <i>SPI</i>	<i>\$0F (\$2F)</i>
<i>SPSR</i>	Регистр состояния <i>SPI</i>	<i>\$0E (\$2E)</i>
<i>SREG</i>	Регистр состояния	<i>\$3F (\$5F)</i>

<i>TCCRO</i>	Регистр управления таймером/счетчиком 0	<i>\$33 (\$53)</i>
<i>TCCR1A</i>	Регистр управления <i>A</i> таймером/счетчиком 1	<i>\$2F (\$4F)</i>
<i>TCCR1B</i>	Регистр управления <i>B</i> таймером/счетчиком 1	<i>\$2E (\$4E)</i>
<i>TCNT0</i>	Счетный регистр таймера/счетчика 0 (8-разрядный)	<i>\$32 (\$52)</i>
<i>TCNT1H</i>	Счетный регистр таймера/счетчика 1	<i>\$20 (\$40)</i>
<i>TCNT1L</i>	Счетный регистр таймера/счетчика 1 (младший байт)	<i>\$2C (\$4C)</i>
<i>T1FR</i>	Регистр флагов прерываний от таймера/счетчика	<i>\$38 (\$58)</i>
<i>TIMSK</i>	Регистр маски прерываний от таймера/счетчика	<i>\$39 (\$59)</i>
<i>UBRR</i>	Регистр скорости передачи <i>UART</i> (младший байт)	<i>\$09 (\$29)</i>
<i>UBRRHI</i>	Регистр скорости передачи <i>UART</i> (старший байт)	<i>\$03 (\$23)</i>
<i>UCR</i>	Регистр управления <i>UART</i>	<i>\$0A (\$2A)</i>
<i>UDR</i>	Регистр данных <i>UART</i>	<i>\$0C (\$20)</i>
<i>USR</i>	Регистр состояния <i>UART</i>	<i>\$0B (\$2B)</i>
<i>WDTR</i>	Регистр управления сторожевым таймером	<i>\$21 (\$41)</i>

Таблица П.3 – РВВ моделей *AT90S/LS4434*, *AT90S/LS8535*, *AT90S4414* и *AT90S8515*

Название	Функция	Адрес	
		<i>AT90S/LS4434</i>	<i>AT90S4414</i>
		<i>434</i>	<i>14</i>
		<i>AT90S/LS8535</i>	<i>AT90S8515</i>
		<i>535</i>	<i>15</i>
<i>1</i>	<i>2</i>	<i>3</i>	<i>4</i>

<i>ACSR</i>	Регистр управления и состояния аналог. компаратора	<i>\$08 (\$28)</i>	<i>\$08 (\$28)</i>
<i>ADCH</i>	Регистр данных АЦП (старший байт)	<i>\$05 (\$25)</i>	—
<i>ADCL</i>	Регистр данных АЦП (младший байт)	<i>\$04 (\$24)</i>	—
<i>ADCSR</i>	Регистр управления и состояния АЦП	<i>\$06 (\$26)</i>	—
<i>ADMUX</i>	Регистр управления мультиплексором АЦП	<i>\$07 (\$27)</i>	—
<i>ASSR</i>	Регистр состояния асинхронного режима	<i>\$22 (\$42)</i>	—
<i>DDRA</i>	Регистр направления данных порта <i>A</i>	<i>\$1A(\$3A)</i>	<i>\$1A(\$3A)</i>
<i>DDRB</i>	Регистр направления данных порта <i>B</i>	<i>\$17 (\$37)</i>	<i>\$17 (\$37)</i>
<i>DDRC</i>	Регистр направления данных порта <i>C</i>	<i>\$14 (\$37)</i>	<i>\$14 (\$37)</i>
<i>ODRD</i>	Регистр направления данных порта <i>D</i>	<i>\$11 (\$31)</i>	<i>\$11 (\$31)</i>
<i>EEARH</i>	Регистр адреса <i>EEPROM</i> (старший байт)	<i>\$1F(\$3F)</i>	<i>\$1F(\$3F)</i>
<i>EEARL</i>	Регистр адреса <i>EEPROM</i> (младший байт)	<i>\$1E(\$3E)</i>	<i>\$1E(\$3E)</i>
<i>EECR</i>	Регистр управления <i>EEPROM</i>	<i>\$1C(\$3C)</i>	<i>\$1C(\$3C)</i>
<i>EEDR</i>	Регистр данных <i>EEPROM</i>	<i>\$1D (\$3D)</i>	<i>\$1D (\$3D)</i>
<i>GIFR</i>	Общий регистр флагов прерываний	<i>\$3A (\$5A)</i>	<i>\$3A (\$5A)</i>
<i>GIMSK</i>	Общий регистр маски прерываний	<i>\$3B (\$5B)</i>	<i>\$3B (\$5B)</i>
<i>ICR1H</i>	Регистр захвата таймера/счетчика 1 (стар. байт)	<i>\$27 (\$47)</i>	<i>\$25 (\$45)</i>
<i>ICR1L</i>	Регистр захвата таймера/счетчика 1 (млад. байт)	<i>\$26 (\$46)</i>	<i>\$24 (\$44);</i>
<i>MCUCR</i>	Общий регистр управления микроконтроллером	<i>\$35 (\$55)</i>	<i>\$35 (\$55)</i>
<i>MCUSR</i>	Регистр состояния микроконтроллера	<i>\$34 (\$54)</i>	
<i>OCRAH</i>	Регистр совпадения выхода <i>A</i> (старший байт)	<i>\$2B (\$4B)</i>	<i>\$2B (\$4B)</i>
<i>OCR1</i>	Регистр совпадения выхода <i>A</i> (младший)	<i>\$2A (\$4A)</i>	<i>\$2A</i>

<i>AL</i>	байт)		(\$4A)
<i>OCRIBH</i>	Регистр совпадения выхода <i>B</i> (старший байт)	\$29 (\$49)	\$29 (\$49)
<i>OCRIBL</i>	Регистр совпадения выхода <i>B</i> (младший байт)	\$28 (\$48)	\$28 (\$48)
<i>OCR2</i>	Регистр совпадения выхода таймера/счетчика 2	\$23 (\$43)	—
<i>PINA</i>	Выводы порта <i>A</i>	\$19 (\$39)	\$19 (\$39)
<i>PINB</i>	Выводы порта <i>B</i>	\$16 (\$36)	\$16 (\$36)
<i>PINC</i>	Выводы порта <i>C</i>	\$13 (\$36)	\$13 (\$36)
<i>PIND</i>	Выводы порта <i>D</i>	\$10 (\$30)	\$10 (\$30)
<i>PORTA</i>	Регистр данных порта <i>A</i>	\$1B (\$3B)	\$1B (\$3B)
<i>PORTB</i>	Регистр данных порта <i>B</i>	\$18 (\$38)	\$18 (\$38)
<i>PORTC</i>	Регистр данных порта <i>C</i>	\$15 (\$38)	\$15 (\$38)
<i>PORTD</i>	Регистр данных порта <i>D</i>	\$12 (\$32)	\$12 (\$32)
<i>SPCR</i>	Регистр управления <i>SPI</i>	\$0D (\$2D)	\$0D (\$2D)
<i>SPDR</i>	Регистр данных <i>SPI</i>	\$0F (\$2F)	\$0F (\$2F)
<i>SPH</i>	Указатель стека (старший байт)	\$3E (\$5E)	\$3E (\$5E)
<i>SPL</i>	Указатель стека (младший байт)	\$3D (\$5D)	\$3D (\$5D)
<i>SPSR</i>	Регистр состояния <i>SPI</i>	\$0E (\$2E)	\$0E (\$2E)
<i>SREG</i>	Регистр состояния	\$3F (\$5F)	\$3F (\$5F)
<i>TCCR0</i>	Регистр управления таймером/счетчиком 0	\$33 (\$53)	\$33 (\$53)
<i>TCCR1A</i>	Регистр управления <i>A</i> таймером/счетчиком 1	\$2F (\$4F)	\$2F (\$4F)
<i>TCCR1B</i>	Регистр управления <i>B</i> тайме-	\$2E (\$4E)	\$2E (\$4E)

<i>B</i>	ром/счетчиком 1		(\$4E)
<i>TCCR2</i>	Счетный регистр таймера/счетчика 2	\$25 (\$45)	—
<i>TCNT0</i>	Счетный регистр таймера/счетчика 0 (8-разрядный)	\$32 (\$52)	\$32 (\$52)

Продолжение таблицы П.3

1	2	3	4
<i>TCNT1H</i>	Счетный регистр таймера/счетчика 1	\$2D (\$4D)	\$2D (\$4D)
<i>TCNT1L</i>	Счетный регистр таймера/счетчика 1 (младший байт)	\$2C (\$4C)	\$2C (\$4C)
<i>TCNT2</i>	Счетный регистр таймера/счетчика 2 (8-разрядный)	\$24 (\$44)	—
<i>TIFR</i>	Регистр флагов прерываний от таймера/счетчика	\$38 (\$58)	\$38 (\$58)
<i>TIMSK</i>	Регистр маски прерываний от таймера/счетчика	\$39 (\$59)	\$39 (\$59)
<i>UBRR</i>	Регистр скорости передачи <i>UART</i>	\$09 (\$29)	\$09 (\$29)
<i>UCR</i>	Регистр управления <i>UART</i>	\$0A (\$2A)	\$0A (\$2A)
<i>UDR</i>	Регистр данных <i>UART</i>	\$0C (\$2C)	\$0C (\$2C)
<i>USR</i>	Регистр состояния <i>UART</i>	\$0B (\$2B)	\$0B (\$2B)
<i>WDTCR</i>	Регистр управления сторожевым таймером	\$21 (\$41)	\$21 (\$41)

Таблица П.4 – РВВ модели AT90C8534

Название	Функция	Адрес
		AT90C8534
<i>ADCH</i>	Регистр данных АЦП (старший байт)	\$05 (\$25)
<i>ADCL</i>	Регистр данных АЦП (младший байт)	\$04 (\$24)
<i>ADCSR</i>	Регистр управления и состояния АЦП	\$06 (\$26)
<i>ADMUX</i>	Регистр управления мультиплексором АЦП	\$07 (\$27)
<i>DORA</i>	Регистр направления данных порта <i>A</i>	\$1A (\$3A)
<i>EEARH</i>	Регистр адреса <i>EEPROM</i> (старший байт)	\$1F (\$3F)
<i>EEARL</i>	Регистр адреса <i>EEPROM</i> (младший байт)	\$1E (\$3E)
<i>EECR</i>	Регистр управления <i>EEPROM</i>	\$1C (\$3C)

<i>EEDR</i>	Регистр данных <i>EEPROM</i>	<i>\$10 (\$30)</i>
<i>GIFR</i>	Общий регистр флагов прерываний	<i>\$3A (\$5A)</i>
<i>G1MSK</i>	Общий регистр маски прерываний	<i>\$3B (\$5B)</i>
<i>G1PR</i>	Регистр входов внешних прерываний	<i>\$10 (\$30)</i>
<i>MCUCR</i>	Общий регистр управления микроконтроллером	<i>\$35 (\$55)</i>
<i>PORTA</i>	Регистр данных порта <i>A</i>	<i>\$1B(\$3B)</i>
<i>SPH</i>	Указатель стека (старший байт)	<i>\$3E (\$5E)</i>
<i>SPL</i>	Указатель стека (младший байт)	<i>\$30 (\$50)</i>
<i>SPEG</i>	Регистр состояния	<i>\$3F (\$5F)</i>
<i>TCCRO</i>	Регистр управления таймером/счетчиком 0	<i>\$33 (\$53)</i>
<i>TCCR1</i>	Регистр управления таймером/счетчиком 1	<i>\$2E (\$4E)</i>
<i>TCNTO</i>	Счетный регистр таймера/счетчика 0 (8-разрядный)	<i>\$32 (\$52)</i>
<i>TCNT1</i>	Счетный регистр таймера/счетчика 1	<i>\$20 (\$40)</i>
<i>H</i>		
<i>TCNT1L</i>	Счетный регистр таймера/счетчика 1 (младший байт)	<i>\$2C (\$4C)</i>
<i>TIFR</i>	Регистр флагов прерываний от таймера/счетчика	<i>\$38(\$58)</i>
<i>TIMSK</i>	Регистр маски прерываний от таймера/счетчика	<i>\$39 (\$59)</i>

Таблица П.5 – Регистр *MCUCR* моделей *AT90S1200*, *AT90S2313*, *AT90S/LS2323*, *AT90S/LS2343*, *AT90S/LS2333*, *AT90S/LS4433*, *AT90S4414* и *AT90S8515*

Разр	Назв	Описание		Модель
7	<i>SRE</i>	Разрешение внешнего ОЗУ. Если этот разряд установлен в "1", использование внешнего ОЗУ разрешено. В противном случае – запрещено, и выводы, используемые для подключения внешнего ОЗУ, функционируют как обычные линии ввода/вывода.		<i>AT90S4414</i> <i>AT90S8515</i>
	—	Не используется, читается как "0".		Прочие
6	<i>SRW</i>	Режим обращения к внешнему ОЗУ. Если этот разряд установлен в "1", обращение к внешнему ОЗУ выполняется за 4 маш. цикла (с одним циклом ожидания). Если этот разряд сброшен – за 3 машинных цикла.		<i>AT90S4414</i> <i>AT90S8515</i>
	—	Не используется, читается как "0"		Прочие
5	<i>SE</i>	Разрешение перехода в режим пониженного энергопотребления. Если этот разряд установлен в "1", то по команде " <i>SLEEP</i> " микроконтроллер переходит в "спящий" режим		Все модели
4	<i>SM</i>	Выбор режима пониженного энергопотребления. Состояние этого разряда определяет, в какой режим перейдет микроконтроллер после выполнения команды " <i>SLEEP</i> ". Если этот разряд установлен в "1", "спящим" режимом является режим " <i>Power Down</i> ". Если этот разряд сброшен — режим " <i>Idle</i> ".		Все модели
3,2	—	Не используются, читаются как "0"		<i>AT90S1200</i> <i>AT90S2323</i> <i>AT90S2343</i>
	<i>ISC1</i> <i>1</i> , <i>ISC1</i> <i>0</i>	<i>SC1</i>	<i>SC10</i>	Условие
0	0	по НИЗКОМУ уровню на выводе <i>INT1</i> при любом изменении уровня на выводе <i>INT1</i> (для <i>AT90S2333/4433</i>); зарезервировано для остальных		
0	1	по спадающему фронту сигнала на выводе <i>INT1</i>		
1	1	по нарастающему фронту сигнала на выводе <i>INT1</i>		
1,0	<i>ISCO</i> <i>1ISC</i> <i>00</i>	Определяют условие генерации внешнего прерывания <i>INT0</i> следующим образом:		Все модели
	<i>ISC01</i>	<i>ISCO</i>	Условие	
	0	0	по НИЗКОМУ уровню на выводе <i>INT0</i>	

		0	1	при любом изменении уровня на выводе INTO (для AT90S2333/4433); зарезервировано для остальных
		1	0	по спадающему фронту сигнала на выводе INTO
		1	1	по нарастающему фронту сигнала на выводе INTO

Таблица П.6 – Регистр *MCUCR* моделей *AT90S/LS4434* и *AT90S/LS8535*

Разр.	Назв.	Описание		
7	—	Не используется, читается как "0"		
6	<i>SE</i>	Разрешение перехода в режим пониженного энергопотребления. Если этот разряд установлен в "1", то по команде " <i>SLEEP</i> " микроконтроллер переходит в "спящий" режим.		
Разр.	Назв.	Описание		
5,4	<i>SM1, SMO</i>	Выбор режима пониженного энергопотребления. Состояние этих разрядов определяет, в какой режим перейдет микроконтроллер после выполнения команды " <i>SLEEP</i> ".		
		<i>SM1</i>	<i>SMO</i>	Режим
		0	0	<i>Idle</i>
		0	1	зарезервировано
		1	0	<i>Power Down</i>
1	1	<i>Power Save</i>		
3,2	<i>ISC11, ISC10</i>	Определяют условие генерации внешнего прерывания <i>INT1</i> следующим образом:		
		<i>ISC11</i>	<i>ISC10</i>	Условие
		0	0	по НИЗКОМУ уровню на выводе <i>INT1</i>
		0	1	зарезервировано
		1	0	по спадающему фронту сигнала на выводе <i>INT1</i>
1	1	по нарастающему фронту сигнала на выводе <i>INT1</i>		
1,0	<i>ISCOI</i>			

	ISC01	ISC00	Условие
ISC00	0	0	по НИЗКОМУ уровню на выводе <i>INT0</i>
	0	1	зарезервировано
	1	0	по спадающему фронту сигнала на выводе <i>INT0</i>
	1	1	по нарастающему фронту сигнала на выводе <i>INT0</i>

Таблица П.7 – Регистр MCUCR модели AT90C8534

Разр.	Назв.	Описание
6	SE	Не используется, читается как "0" Разрешение перехода в режим пониженного энергопотребления. Если этот разряд установлен в "1", то по команде " <i>SLEEP</i> " микроконтроллер переходит в "спящий" режим Выбор режима пониженного энергопотребления. Состояние этого разряда определяет, в какой режим перейдет микроконтроллер после выполнения команды " <i>SLEEP</i> ".
5	SM	Если этот разряд установлен в "1", "спящим" режимом является режим " <i>Power Down</i> ". Если этот разряд сброшен — режим " <i>Idle</i> ".
4,3	—	Не используются, читаются как "0" Определяет условие генерации внешнего прерывания <i>INT1</i> . Если этот разряд установлен в "1", прерывание генерируется по нарастающему фронту сигнала на выводе <i>INT1</i> . Если этот разряд сброшен, прерывание генерируется по спадающему фронту сигнала на выводе <i>INT1</i> . Генерация прерывания гарантируется для импульсов длительностью не менее 40 нс
2	ISC1	Если этот разряд сброшен, прерывание генерируется по спадающему фронту сигнала на выводе <i>INT1</i> . Генерация прерывания гарантируется для импульсов длительностью не менее 40 нс
1	—	Не используется, читается как "0"

0	ISC 0	Определяет условие генерации внешнего прерывания <i>INTO</i> . Если этот разряд установлен в "1", прерывание генерируется по нарастающему фронту сигнала на выводе <i>INTO</i> . Если лог разряд сброшен, прерывание генерируется по спадающему фронту сигнала на выводе <i>INTO</i> . Генерация прерывания гарантируется для импульсов длительностью не менее 40 нс.
---	----------	---

При изменении состояния разрядов ISC1 и ISCO возможна ложная генерация соответствующего прерывания. Чтобы этого избежать, рекомендуется следующая последовательность действий:

- *запретить прерывание, соответствующее изменяемому разряду;*
- *изменить состояние разряда;*
- *сбросить флаг прерывания;*
- *разрешить прерывание.*

 Таблица П.8 – Команды МК AVR семейства *Classic*

Мнемоника	Описание	Операция	Циклы	Флаги
1	2	3	4	5
Группа команд логических операций				
<i>AND Rd, Rr</i>	"Логическое И" двух РОН	$Rd = Rd \& Rr$	1	<i>Z, N, V</i>
<i>ANDI Rd, K</i>	"Логическое И" РОН и константы	$Rd = Rd \& K$	1	<i>Z, N, V</i>
<i>EOR Rd, Rr</i>	"Исключающее ИЛИ" двух РОН	$Rd = Rd \oplus Rr$	1	<i>Z, N, V</i>
<i>OR Rd, Rr</i>	"Логическое ИЛИ" двух РОН	$Rd = Rd \vee Rr$	1	<i>Z, N, V</i>
<i>ORI Rd, K</i>	"Логическое ИЛИ" РОН и константы	$Rd = Rd \vee K$	1	<i>Z, N, V</i>
<i>COM Rd</i>	Перевод в обратный код	$Rd = \$FF - Rd$	1	<i>Z, C, N, V</i>

<i>NEG Rd</i>	Перевод в дополнительный код	$Rd = \$00-Rd$	1	<i>Z,C,N,V, H</i>
<i>CLR Rd</i>	Сброс всех разрядов ПОН	$Rd = Rd \oplus Rd$	1	<i>Z,N,V</i>
<i>SER Rd</i>	Установка всех разрядов ПОН	$Rd = \$FF$	1	—
<i>TST Rd</i>	Проверка ПОН на отрицательное или нулевое значение	$Rd \& Rd$	1	<i>Z,N,V</i>
<i>SWAP Rd</i>	Обмен местами тетрад в ПОН	$Rd(3..0) = Rd(7..4),$ $Rd(7..4) = Rd(3..0)$	1	—
Группа команд арифметических операций				
<i>ADD Rd, Rr</i>	Сложение двух ПОН	$Rd = Rd + Rr$	1	<i>Z,C,N,V, H</i>
<i>ADC Rd, Rr</i>	Сложение двух ПОН с переносом	$Rd = Rd + Rr + C$	1	<i>Z,C,N,V, H</i>
<i>ADIW Rd, K</i>	Сложение регистровой пары с константой	$Rdh:Rdi = Rdh:Rdl + K$	2	<i>Z,C,N,V, S</i>
<i>SUB Rd, Rr</i>	Вычитание двух ПОН	$Rd = Rd - Rr$	1	<i>Z,C,N,V, H</i>
<i>SUBI Rd, K</i>	Вычитание константы из ПОН	$Rd = Rd - K$	1	<i>Z,C,N,V, H</i>
<i>SBC Rd, Rr</i>	Вычитание двух ПОН с заемом	$Rd = Rd - Rr - C$]	<i>Z,C,N,V, H</i>
<i>SBCI Rd, K</i>	Вычитание константы из ПОН с заемом	$Rd = Rd - K - C$	1	<i>Z,C,N,V, H</i>
<i>SBIW Rd, Rr</i>	Вычитание константы из регистровой пары	$Rdh:Rdl = Rdh:Rdl - K$	2	<i>Z,C,N,V, S</i>
<i>DEC Rd</i>	Декремент ПОН	$Rd = Rd - 1$	1	<i>Z,N,V</i>
<i>INC Rd</i>	Инкремент ПОН	$Rd = Rd + 1$	1	<i>Z,N,V</i>
<i>ASR Rd</i>	Арифметический сдвиг вправо	$Rd(n) = Rd(n+1),$ $n=0..6$	1	<i>Z,C,N,V</i>
<i>LSL Rd</i>	Логический сдвиг влево	$Rd(n+1) = Rd(n), Rd(0) = 0$	1	<i>Z,C,N,V</i>
<i>LSR Rd</i>	Логический сдвиг вправо	$Rd(n) = Rd(n+1), Rd(7) = 0$ $Rd(0) = C,$	1	<i>Z,C,N,V</i>
<i>ROL Rd</i>	Сдвиг влево через перенос	$Rd(n+1) = Rd(n), C = Rd(7)$ $Rd(7) = C,$	1	<i>Z,C,N,V</i>
<i>ROR Rd</i>	Сдвиг вправо через перенос	$Rd(n) = Rd(n+1), C = Rd(0)$	1	<i>Z,C,N,V</i>

Группа команд операций с разрядами				
<i>CBR Rd, K</i>	Сброс разряда(ов) POH	$Rd = Rd \& (\$FF - K)$	1	<i>Z, N, V</i>
<i>SBR Rd, K</i>	Установка разряда(ов) POH	$Rd = Rd \vee K$	1	<i>Z, N, V</i>
<i>CBI A, b</i>	Сброс разряда PVB	$A.b = 0$	2	—
<i>SBI A, b</i>	Установка разряда PVB	$A.b = 1$	2	—
<i>BCLR s</i>	Сброс флага	$SREG.s = 0$	1	<i>SREG.s</i>
<i>BLD Rd, b</i>	Загрузка разряда POH из флага T (SREG)	$Rd.b = T$	1	—
<i>BSET s</i>	Установка флага	$SREG.s = 1$	1	<i>SREG.s</i>
<i>BST Rr, b</i>	Запись разряда POH в флаг T (SREG)	$T = Rr.b$	1	<i>T</i>

Продолжение таблицы П.8

1	2	3	4	5
<i>CLC</i>	Сброс флага переноса	$C = 0$	1	<i>C</i>
<i>SEC</i>	Установка флага переноса	$C = 1$	1	<i>C</i>
<i>CLN</i>	Сброс флага отр. числа	$N = 0$	1	<i>N</i>
<i>SEN</i>	Установка флага отр. числа	$N = 1$	1	<i>N</i>
<i>CLZ</i>	Сброс флага нуля	$Z = 0$	1	<i>Z</i>
<i>SEZ</i>	Установка флага нуля	$Z = 1$	1	<i>Z</i>
<i>CLI</i>	Общее запрещение прерываний	$I = 0$	1	<i>I</i>
<i>SEI</i>	Общее разрешение прерываний	$I = 1$	1	<i>I</i>
<i>CLS</i>	Сброс флага знака	$S = 0$	1	<i>S</i>
<i>SES</i>	Установка флага знака	$S = 1$	1	<i>S</i>
<i>CLV</i>	Сброс флага переполнения доп. кода	$V = 0$	1	<i>V</i>
<i>SEV</i>	Установка флага переполнения доп. кода	$V = 1$	1	<i>V</i>
<i>CLT</i>	Сброс флага T	$T = 0$	1	<i>T</i>
<i>SET</i>	Установка флага T	$T = 1$	1	<i>T</i>
<i>CLH</i>	Сброс флага половинного переноса	$H = 0$	1	<i>H</i>
<i>SEH</i>	Установка флага половинного переноса	$H = 1$	1	<i>H</i>
Группа команд пересылки данных				
<i>MOV Rd, Rr</i>	Пересылка между POH	$Rd = Rr$	1	
<i>LDI Rd, K</i>	Загрузка константы в PH	$Rd = K$	1	—
<i>LD Rd, X</i>	Косвенное чтение	$Rd = [X]$	2	—

LD	$Rd,$	Косвенное чтение с постинкрементом	$Rd = [X], X = X + 1$	2	—
LD	$Rd, -X$	Косвенное чтение с преддекрементом	$X = X - 1, Rd = [X]$	2	—
LD	Rd, Y	Косвенное чтение	$Rd = [Y]$	2	—
LD	$Rd,$	Косвенное чтение с постинкрементом	$Rd = [Y], Y = Y + 1$	2	—
LD	$Rd, -Y$	Косвенное чтение с преддекрементом	$Y = Y - 1, Rd = [Y]$	2	—
LDD	$Rd,$	Косвенное относительное чтение	$Rd = [Y+q]$	2	—
LD	Rd, Z	Косвенное чтение	$Rd = [Z]$	2	—
LD	Rd, Z	Косвенное чтение с постинкрементом	$Rd = [Z], Z = Z + 1$	2	—
LD	$Rd, -Z$	Косвенное чтение с преддекрементом	$Z = Z - 1, Rd = [Z]$	2	—
LDD	$Rd,$	Косвенное относительное чтение	$Rd = [Z+q]$	2	—
LDS	Rd, k	Непосредственное чтение из ОЗУ	$Rd = [k]$	2	—
ST	X, Rr	Косвенная запись	$[X] = Rr$	2	—
ST	$X+, Rr$	Косвенная запись с постинкрементом	$[X] = Rr, X = X + 1$	2	—
ST	$-X, Rr$	Косвенная запись с преддекрементом	$X = X - 1, [X] = Rr$	2	—
ST	Y, Rr	Косвенная запись	$[Y] = Rr$	2	—
ST	$Y+, Rr$	Косвенная запись с постинкрементом	$[Y] = Rr, Y = Y + 1$	2	—
ST	$-Y, Rr$	Косвенная запись с преддекрементом	$Y = Y - 1, [Y] = Rr$	2	—
STD	$Y+q,$	Косвенная относительная запись	$[Y+q] = Rr$	2	—
ST	Z, Rr	Косвенная запись	$[Z] = Rr$	2	—
ST	$Z+, Rr$	Косвенная запись с постинкрементом	$[Z] = Rr, Z = Z + 1$	2	—
ST	$-Z, Rr$	Косвенная запись с преддекрементом	$Z = Z - 1, [Z] = Rr$	2	—
STS	k, Rr	Непосредственная запись в ОЗУ	$[k] = Rr$	2	—
STD	$Z+q,$	Косвенная относительная запись	$[Z+q] = Rr$	2	—
LPM		Загрузка данных из памяти	$R0 = \{Z\}$	3	—

	программ			
<i>IN Rd, A</i>	Пересылка из РВВ в РОН	$Rd = A$	1	—
<i>OUT A, Rr</i>	Пересылка из РОН в РВВ	$A = Rr$	1	—
<i>PUSH Rr</i>	Сохранение байта в стеке	$STACK = Rr$	2	—
<i>POP Rd</i>	Извлечение байта из стека	$Rd = STACK$	2	

Продолжение таблицы П.8

1	2	3	4	5
Группа команд передачи управления				
<i>RJMP k</i>	Относительный безусловный переход	$PC = PC + k + 1$	2	—
<i>IJMP</i>	Косвенный безусловный переход	$PC = Z$	2	—
<i>RCALL</i>	Относительный вызов подпрограммы	$PC = PC + k + 1$	3	—
<i>ICALL</i>	Косвенный вызов подпрограммы	$PC = Z$	3	—
<i>RET</i>	Возврат из подпрограммы	$PC = STACK$	4	—
<i>RETI</i>	Возврат из подпрограммы обработки прерывания	$PC = STACK$	4	<i>I</i>
<i>CP Rd, Rr</i>	Сравнение РОН	$Rd - Rr$	1	<i>Z, N, V, C, H</i>
<i>CPC Rd, Rr</i>	Сравнение РОН с учетом переноса	$Rd - Rr - C$	1	<i>Z, N, V, C, H</i>
<i>CPI Rd, K</i>	Сравнение РОН с константой	$Rd - K$	1	<i>Z, N, V, C, H</i>
<i>CPSE Rd, Rr</i>	Сравнение и пропуск следующей команды при равенстве	Если $Rd = Rr$, то $PC = PC + 2$ (3)	1/2/3	—
<i>SBRC Rr, b</i>	Пропуск след, команды, если разряд РОН сброшен	Если $Rr.b = 0$, то $PC = PC + 2$ (3)	1/2/3	—
<i>SBRS Rr, b</i>	Пропуск след, команды, если разряд РОН установлен	Если $Rr.b = 1$, то $PC = PC + 2$ (3)	1/2/3	—
<i>SBIC A, b</i>	Пропуск след, команды, если разряд РВВ сброшен	Если $A.b = 0$, то $PC = PC + 2$ (3)	1/2/3	<i>I</i>
<i>SBIS A, b</i>	Пропуск след, команды, если разряд РВВ установлен	Если $A.b = 1$, то $PC = PC + 2$ (3)	1/2/3	—

		2 (3)		
<i>BRBC s, k</i>	Переход, если флаг <i>s</i> регистра SREG сброшен	Если $SREG.s = 0$, то $PC = PC + k + 1$	1/2	—
<i>BRBS s, k</i>	Переход, если флаг <i>s</i> регистра SREG установлен	Если $SREG.s = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRCS k</i>	Переход по переносу	Если $C = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRCC k</i>	Переход, если нет переноса	Если $C = 0$, то $PC = PC + k + 1$	1/2	—
<i>BREQ k</i>	Переход по условию "равно"	Если $Z = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRNE k</i>	Переход по условию "не равно"	Если $Z = 0$, то $PC = PC + k + 1$	1/2	—
<i>BRSH k</i>	Переход по условию "выше или равно"	Если $C = 0$, то $PC = PC + k + 1$	1/2	—
<i>BRLO k</i>	Переход по условию "меньше"	Если $C = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRMI</i>	Переход по условию "отрицательное значение"	Если $N = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRPL</i>	Переход по условию "положительное значение"	Если $N = 0$, то $PC = PC + k + 1$	1/2	—
<i>BRGE</i>	Переход по условию "больше или равно" (числа со знаком)	Если $(N \oplus V) = 0$, то $PC = PC + k + 1$	1/2	—
<i>BPLT</i>	Переход по условию "меньше нуля" (числа со знаком)	Если $(N \oplus V) = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRHS</i>	Переход по половинному переносу	Если $H = 1$, то $PC = PC + k + 1$	1/2	—

<i>BRHC</i>	Переход, если нет половинного переноса	Если $H = 0$, то $PC = PC + k + 1$	1/2	—
-------------	--	--	-----	---

Продолжение таблицы П.8

1	2	3	4	5
<i>BRTS</i>	Переход, если флаг T установлен	Если $T = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRTC</i>	Переход, если флаг T сброшен	Если $T = 0$, то $PC = PC + k + 1$	1/2	—
<i>BRVS</i>	Переход по переполнению доп. кода	Если $V = 1$, то $PC = PC + k + 1$	1/2	—
<i>BRVC</i>	Переход, если нет переполнения доп. кода	Если $V = 0$, то $PC = PC + k + 1$	1/2	—
<i>BRID</i>	Переход, если прерывания запрещены,	Если $I = 0$, то $PC = PC + k + 1$	1/2	—
<i>BRIE</i>	Переход, если прерывания разрешены	Если $I = 1$, то $PC = PC + k + 1$	1/2	—
<i>NOP</i>	Нет операции		1	
<i>SLEEP</i>	Переход в "спящий" режим		3	—
<i>WDR</i>	Сброс сторожевого таймера		1	

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

Баев Б.П. Микропроцессорные системы бытовой техники: Учебник для вузов. – 2-е изд., испр. и доп. – М.: Горячая линия – Телеком, 2005. – 480 с.

Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры. – Ростов-на-Дону: Феникс, 2006. – 480 с.

Баев Б.П. Микропроцессорные системы бытовой техники: Учебник для вузов. – 2-е изд., испр. и доп. – М.: Горячая линия – Телеком, 2005. – 480 с.

Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры. – Ростов-на-Дону: Феникс, 2006. – 480 с.

Микропроцессорные системы: Учебное пособие для вузов / Александров Е.К., Грушвицкий Р.И., Куприянов М.С. и др.; Под общ. ред. Пузанкова Д.В. – СПб.: Политехника, 2002. – 935 с.: ил.

Кривченко И. AVR - микроконтроллеры: очередной этап на пути развития

<http://www.atmel.com/atmel/products/prod23.htm>

Ефстифеев А.В. Микроконтроллеры AVR семейства Classic фирмы "Atmel". М.: Издательский дом "Додека – XXI", 2002. – 288 с.: ил.

Голубцов М.С. Микроконтроллеры AVR: от простого к сложному, М. 2003. – 456 с.

<http://www.atmel.ru/Disks/AVR%20Technical%20Library/index.html>

Трофименко В.Н. Устройства цифровой обработки сигналов: Синтез фильтров: Лабораторный практикум. - Ростов-на-Дону, РАС ЮРГУЭС, 2008 г. – 54 с.

1 Баев Б.П. Микропроцессорные системы бытовой техники: Учебник для вузов. – 2-е изд., испр. и доп. – М.: Горячая линия – Телеком, 2005. – 480 с.

2 Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры. – Ростов-на-Дону: Феникс, 2006. – 480 с.

3 Баев Б.П. Микропроцессорные системы бытовой техники: Учебник для вузов. – 2-е изд., испр. и доп. – М.: Горячая линия – Телеком, 2005. – 480 с.

4 Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры. – Ростов-на-Дону: Феникс, 2006. – 480 с.

5 Микропроцессорные системы: Учебное пособие для вузов / Александров Е.К., Грушвицкий Р.И., Куприянов М.С. и др.; Под общ. ред. Пузанкова Д.В. – СПб.: Политехника, 2002. – 935 с.: ил.

6 Кривченко И. AVR - микроконтроллеры: очередной этап на пути развития

7 <http://www.atmel.com/atmel/products/prod23.htm>

8 Ефстифеев А.В. Микроконтроллеры AVR семейства Classic фирмы "Atmel". М.: Издательский дом "Додека – XXI", 2002. – 288 с.: ил.

9 Голубцов М.С. Микроконтроллеры AVR: от простого к сложному, М. 2003. – 456 с.

10

<http://www.atmel.ru/Disks/AVR%20Technical%20Library/index.html>